-
公开(公告)号：CN1324709C
公开(公告)日：2007-07-04
申请号：CN200410082525.0
申请日：2004-09-20
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L27/0821 , H01L27/0647
Abstract: 在本发明的半导体集成电路装置(1)中，在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接，二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此，横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位，可以防止流入自由载流子(电子)。
-
公开(公告)号：CN1855550A
公开(公告)日：2006-11-01
申请号：CN200610073802.0
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
-
公开(公告)号：CN1855549A
公开(公告)日：2006-11-01
申请号：CN200610073801.6
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供了一种半导体装置。在现有的半导体装置中，存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且，与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18)，可得到场板效果。通过该结构，减小耗尽层的大的曲率变化，使保护二极管(1)的耐压特性提高。
-
公开(公告)号：CN1604327A
公开(公告)日：2005-04-06
申请号：CN200410082521.2
申请日：2004-09-20
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L21/8224 , H01L27/0821 , H01L29/7322
Abstract: 在本发明的半导体集成电路装置(1)中，在构成小信号部(2)的第一以及第二岛区(7、8)中，在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且，N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此，在构成小信号部(2)的区域(7、8)中，由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果，可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2)，可以防止小信号部(2)的误动作。
-
公开(公告)号：CN1291066A
公开(公告)日：2001-04-11
申请号：CN00129300.1
申请日：2000-10-08
CPC classification number: H04R19/005 , H04R19/04
Abstract: 本发明的课题在于,在使电容话筒一体化用的半导体装置中,防止因不需要的光的入射引起的电路的误操作。在半导体衬底11上形成固定电极层12,利用形成各电路元件的电极布线32在其周边的电路元件区50上构成集成电路网。用屏蔽金属17覆盖电路元件的上方。在钝化膜35上的多个部位上配置衬垫20。在电路元件区50与固定电极层区52之间的区域上形成虚设岛18。对虚设岛18施加电源电位VCC,对P+分离区23施加接地电位GND。
-
Patent Agency Ranking
公开(公告)号：CN1289220A
公开(公告)日：2001-03-28
申请号：CN00128754.0
申请日：2000-09-15
CPC classification number: H04R7/16 , H04R19/005 , H04R19/04
Abstract: 本发明的课题在于增大半导体驻极体电容话筒的电容值、使振动膜容易振动,同时防止制造成本的上升。在半导体衬底11上形成固定电极层12,在衬垫14上设置了振动膜16。该振动膜16被配置成从半导体衬底11的端部伸出,电极焊区20～23被配置成从振动膜16露出。
-
公开(公告)号：CN101154689A
公开(公告)日：2008-04-02
申请号：CN200710153470.1
申请日：2007-09-20
IPC: H01L29/872 , H01L29/866 , H01L29/861 , H01L23/62
CPC classification number: H01L27/0788 , H01L27/0255 , H01L29/0615 , H01L29/0692 , H01L29/402 , H01L29/47 , H01L29/866 , H01L29/872
Abstract: 一种半导体装置，现有半导体装置存在肖特基势垒二极管的反倾斜电流过度增大的问题。本发明的半导体装置具有：形成于N型外延层(3)上的P型第一及第二阳极扩散层(5、6)及(7、8)；形成于所述外延层(3)上的N型阴极扩散层(10A、11B)；按照包围所述第一及所述第二阳极扩散层且向所述阴极扩散层侧延伸的方式在所述外延层(3)上形成的P型第三阳极扩散层(9A)；所述第一、第二及第三阳极扩散层上形成的肖特基势垒用金属层(14)。
-
公开(公告)号：CN1309080C
公开(公告)日：2007-04-04
申请号：CN200410082521.2
申请日：2004-09-20
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L21/8224 , H01L27/0821 , H01L29/7322
Abstract: 在本发明的半导体集成电路装置(1)中，在构成小信号部(2)的第一以及第二岛区(7、8)中，在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且，N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此，在构成小信号部(2)的区域(7、8)中，由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果，可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2)，可以防止小信号部(2)的误动作。
-
公开(公告)号：CN1292478C
公开(公告)日：2006-12-27
申请号：CN03148768.8
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L27/0259
Abstract: 以往，在内置保护输出晶体管的火花抑制二极管的半导体集成电路中，因流向衬底的漏电电流大而不能获得所需的正向电流。本发明半导体集成电路装置的特征为，在第二外延层(23)表面重叠地形成了P+型第一及第二扩散区(34、32)。然后，在P+型第二扩散区(32)的正上方与正极电极(39)连接，使寄生电阻R1的阻值大于寄生电阻R1的阻值。这样，就可以抑制寄生PNP晶体管TR2的导通，抑制漏电电流流向衬底，进而大幅度地减小漏电电流。
-
公开(公告)号：CN1199276C
公开(公告)日：2005-04-27
申请号：CN01133841.5
申请日：2001-12-25
Applicant: 三洋电机株式会社
CPC classification number: H01L29/66272 , H01L21/82285 , H01L27/0664 , H01L29/0821 , H01L29/8611
Abstract: 本发明的目的是在内装适用于输出晶体管保护的消弧二极管的半导体集成电路装置中对减小基板的漏电流并大幅度地提高正向电流容量的二极管元件进行高效率的集成化。在该半导体集成电路装置中，在基板24上层叠2层外延层25、26，并由P+型分离区域27将其在电气上分离为3个岛状区域28、29、30。在该第1岛状区域28上形成二极管元件21，并与N+型负极导出区域54重叠地形成N+型阱区39。按照这种结构，通过减小PN结的N型区域的电阻值而使正向电压(VBEF)降低，可以大幅度地提高正向的电流(If)容量。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.02 seconds)
