-
公开(公告)号：CN102456394A
公开(公告)日：2012-05-16
申请号：CN201110320569.2
申请日：2011-10-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/401
CPC classification number: G11C29/808 , G06F2213/0038 , G11C11/40618 , G11C11/40622 , G11C11/40626 , G11C2211/4062
Abstract: 提供执行DRAM刷新操作的存储电路、系统和模块及其操作方法。其中存储器模块可以包括多个动态存储器件，每个动态存储器件可以包括动态存储单元阵列，其中具有各个区域，其中该多个动态存储器件可以被配置为响应于命令操作各个区域。DRAM管理单元可以在该模块上并且耦接到该多个动态存储器件，并且可以包括存储器件操作参数存储电路，该存储器件操作参数存储电路被配置为存储各个区域的存储器件操作参数以影响各个区域响应于命令的操作。
-
公开(公告)号：CN1822208A
公开(公告)日：2006-08-23
申请号：CN200510129467.7
申请日：2005-12-09
Applicant: 三星电子株式会社
IPC: G11C7/00 , G11C29/00 , H01L27/105
CPC classification number: G11C7/18 , G11C29/12005 , G11C29/24 , G11C2029/1204
Abstract: 本发明提供了一种具有开放位线结构的全强度可测试存储器设备以及一种测试该存储器设备的方法。本发明的存储器设备包括虚位线以及连接到该虚位线的电压控制器。该电压控制器在测试模式期间交替地将第一可变控制电压和第二可变控制电压提供所述虚位线。根据测试该存储器设备的方法，在正常操作模式期间将固定电压提供到边缘子阵列的虚位线上。但是，在测试模式期间，利用电源电压和/或地电压来替换正施加到虚位线上的固定电压，从而可以平等地测试所有子阵列。
-
公开(公告)号：CN1023623C
公开(公告)日：1994-01-26
申请号：CN91103355.6
申请日：1991-05-20
Applicant: 三星电子株式会社
CPC classification number: G11C7/065
Abstract: 通过导通或截止外部电压端与接地端之间的驱动晶体管来控制高密度半导体存储器的传感放大器的传感放大器驱动电路，它包括连接到驱动晶体管栅极的偏置电路，以控制其栅压，降低传感放大器驱动信号的峰值电流。而且，以具有双线性斜率的波形产生驱动信号，使噪声功率下降。该偏置电路连接到箝位电路实现对所述驱动电路有效恢复电压的箝位。所述驱动电路还包括含有两个以上顺序启动镜象电流电路的恒定电流电路使传感放大器驱动信号具有稳定双线性斜率。
-
公开(公告)号：CN1056763A
公开(公告)日：1991-12-04
申请号：CN91103355.6
申请日：1991-05-20
Applicant: 三星电子株式会社
IPC: G11C11/40
CPC classification number: G11C7/065
Abstract: 通过导通或截止外部电压端与接地端之间的驱动晶体管来控制高密度半导体存储器的传感放大器的传感放大器驱动电路，它包括连接到驱动晶体管棚极的偏置电路，以控制其栅压，降低传感放大器驱动信号的峰值电流。而且，以具有双线性斜率的波形产生驱动信号，使噪声功率下降。该偏置电路连接到箝位电路实现对所述驱动电路有效恢复电压的箝位。所述驱动电路还包括含有两个以上顺序启动镜象电流电路的恒定电流电路使传感放大器驱动信号具有稳定双线性斜率。
-
-
Patent Agency Ranking
公开(公告)号：CN103377695B
公开(公告)日：2019-01-15
申请号：CN201310146077.5
申请日：2013-04-24
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/406
Abstract: 一种存储系统包括存储控制器和至少一个存储器件。所述至少一个存储器件包括刷新请求电路，该刷新请求电路在基于存储单元的数据保持时间（诸如基于存储单元行的各个数据保持时间）的定时生成刷新请求信号。存储控制器响应于所接收的刷新请求信号来调度用于至少一个存储器件的操作命令。
-
公开(公告)号：CN103377158B
公开(公告)日：2018-04-20
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
公开(公告)号：CN103680594A
公开(公告)日：2014-03-26
申请号：CN201310384656.3
申请日：2013-08-29
Applicant: 三星电子株式会社
IPC: G11C11/406
CPC classification number: G06F3/061 , G06F3/0604 , G06F3/0659 , G06F3/0676 , G06F3/068 , G06F13/1642 , G11C7/00 , G11C7/1048 , G11C11/4076 , Y02D10/14
Abstract: 存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。
-
公开(公告)号：CN103377695A
公开(公告)日：2013-10-30
申请号：CN201310146077.5
申请日：2013-04-24
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/406
CPC classification number: G11C7/00 , G11C11/40611
Abstract: 一种存储系统包括存储控制器和至少一个存储器件。所述至少一个存储器件包括刷新请求电路，该刷新请求电路在基于存储单元的数据保持时间（诸如基于存储单元行的各个数据保持时间）的定时生成刷新请求信号。存储控制器响应于所接收的刷新请求信号来调度用于至少一个存储器件的操作命令。
-
公开(公告)号：CN103377158A
公开(公告)日：2013-10-30
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.023 seconds)
