公开(公告)号：CN101089989A

公开(公告)日：2007-12-19

申请号：CN200710138882.8

申请日：2007-06-11

Applicant: 三星电子株式会社

Inventor： 金成律

IPC: G11C7/10

CPC classification number: G11C7/1051 ,  G11C7/1012 ,  G11C7/1027 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1069 ,  G11C7/22 ,  G11C11/4076 ,  G11C11/4093

Abstract: 一种用于集成电路存储器的数据输出电路，包括：控制电路，构成为响应于至少一部分存储器列地址而产生多个时钟信号；和多路复用器电路，构成为响应于所述多个时钟信号的选择性触发，将在其输入端上接收到的存储器数据输出到输出端上。所述时钟信号根据至少一部分存储器列地址而被顺序触发。

公开(公告)号：CN1822208A

公开(公告)日：2006-08-23

申请号：CN200510129467.7

申请日：2005-12-09

Applicant: 三星电子株式会社

Inventor： 朴基元 ,  黄泓善 ,  金成律

IPC: G11C7/00 ,  G11C29/00 ,  H01L27/105

CPC classification number: G11C7/18 ,  G11C29/12005 ,  G11C29/24 ,  G11C2029/1204

Abstract: 本发明提供了一种具有开放位线结构的全强度可测试存储器设备以及一种测试该存储器设备的方法。本发明的存储器设备包括虚位线以及连接到该虚位线的电压控制器。该电压控制器在测试模式期间交替地将第一可变控制电压和第二可变控制电压提供所述虚位线。根据测试该存储器设备的方法，在正常操作模式期间将固定电压提供到边缘子阵列的虚位线上。但是，在测试模式期间，利用电源电压和/或地电压来替换正施加到虚位线上的固定电压，从而可以平等地测试所有子阵列。

公开(公告)号：CN1822208B

公开(公告)日：2010-05-05

申请号：CN200510129467.7

申请日：2005-12-09

Applicant: 三星电子株式会社

Inventor： 朴基元 ,  黄泓善 ,  金成律

IPC: G11C7/00 ,  G11C29/00 ,  H01L27/105

CPC classification number: G11C7/18 ,  G11C29/12005 ,  G11C29/24 ,  G11C2029/1204

Abstract: 本发明提供了一种具有开放位线结构的全强度可测试存储器设备以及一种测试该存储器设备的方法。本发明的存储器设备包括虚位线以及连接到该虚位线的电压控制器。该电压控制器在测试模式期间交替地将第一可变控制电压和第二可变控制电压提供所述虚位线。根据测试该存储器设备的方法，在正常操作模式期间将固定电压提供到边缘子阵列的虚位线上。但是，在测试模式期间，利用电源电压和/或地电压来替换正施加到虚位线上的固定电压，从而可以平等地测试所有子阵列。