-
公开(公告)号：CN112951804A
公开(公告)日：2021-06-11
申请号：CN202010751146.5
申请日：2020-07-30
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66
Abstract: 公开了一种半导体装置及其制造方法。所述半导体装置包括：基底，包括第一部分和第二部分；存储器单元，设置在第一部分上；绝缘层，设置在第一部分和第二部分上，绝缘层覆盖存储器单元，绝缘层的位于第二部分上的部分包括台阶侧壁；以及第一图案组，设置在第二部分上并且设置在绝缘层的所述部分和基底中。半导体装置的第一侧壁对应于台阶侧壁，台阶侧壁包括上侧壁、下侧壁和将上侧壁连接到下侧壁的连接表面。设置在上侧壁下的下侧壁比上侧壁靠近基底，并且具有与上侧壁的表面粗糙度不同的表面粗糙度。
-
公开(公告)号：CN119155999A
公开(公告)日：2024-12-17
申请号：CN202410758277.4
申请日：2024-06-13
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L29/423
Abstract: 一种半导体存储器件包括：衬底，包括限定有源区的器件隔离膜；以及在包括第一区域和第二区域的沟槽中的单元栅极结构，单元栅极结构延伸以与有源区交叉，单元栅极结构中的每个包括沿着沟槽的内侧壁延伸的单元栅极绝缘层、在沟槽的第一区域中在单元栅极绝缘层的侧壁上的第一栅极电介质膜、在沟槽的第二区域中在单元栅极绝缘层的侧壁上的第二栅极电介质膜、以及单元栅极电极结构，包括在第一区域中在第一栅极电介质膜的侧壁上的第一栅极电极层和在第二区域中在第二栅极电介质膜的侧壁上的第二栅极电极层。
-
公开(公告)号：CN114628391A
公开(公告)日：2022-06-14
申请号：CN202111262682.X
申请日：2021-10-28
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件包括衬底、位于衬底上并且分别包括多个第一下电极和多个第二下电极的第一下电极组和第二下电极组以及位于每个第一下电极的侧壁上并且连接每个第一下电极的第一支撑图案和位于每个第二下电极的侧壁上并且连接每个第二下电极的第二支撑图案。第一下电极包括布置在由第一边缘下电极限定的六边形形状内的第一中心下电极。第二下电极包括布置在由第二边缘下电极限定的六边形形状内的第二中心下电极。第一中心下电极在不同的第一方向、第二方向和第三方向上与每个第一边缘下电极间隔开。第一支撑图案紧邻第二支撑图案。第一中心下电极在与第一方向、第二方向和第三方向不同的第四方向上与第二中心下电极间隔开。
-
公开(公告)号：CN114446960A
公开(公告)日：2022-05-06
申请号：CN202111221518.4
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供了一种能够改善可靠性和性能的半导体存储器装置。半导体存储器装置包括：衬底，其包括单元区域和单元区域周围的外围区域；单元区域隔离膜，其限定单元区域；位线结构，其位于单元区域中；第一外围栅极结构，其位于衬底的外围区域上，第一外围栅极结构包括第一外围栅极导电膜和第一外围栅极导电膜上的第一外围封盖膜；外围层间绝缘膜，其位于第一外围栅极结构周围；以及插入层间绝缘膜，其位于外围层间绝缘膜和第一外围栅极结构上，并且包括与外围层间绝缘膜的材料不同的材料。外围层间绝缘膜的上表面低于第一外围封盖膜的上表面。
-
公开(公告)号：CN113451202A
公开(公告)日：2021-09-28
申请号：CN202110256957.2
申请日：2021-03-09
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8234 , H01L23/538 , H01L27/088
Abstract: 提供了半导体装置及其制造方法。所述方法包括：在衬底上形成第一电介质层；在所述第一电介质层中形成通路；在所述第一电介质层上顺序地形成第一金属图案、第一金属氧化物图案、第二金属图案和抗反射图案；和执行退火工艺以使所述第一金属氧化物图案和所述第二金属图案彼此反应以形成第二金属氧化物图案。形成所述第二金属氧化物图案包括通过所述第二金属图案的金属元素与所述第一金属氧化物图案的氧元素之间的反应来形成所述第二金属氧化物图案。
-
Patent Agency Ranking
公开(公告)号：CN112750802A
公开(公告)日：2021-05-04
申请号：CN202010872766.4
申请日：2020-08-26
Applicant: 三星电子株式会社
IPC: H01L23/492 , H01L23/14 , H01L23/31 , H01L23/498
Abstract: 公开的实施例包括一种半导体芯片和一种包括该半导体芯片的半导体封装件。所述半导体芯片包括半导体基底和保护绝缘层，半导体基底具有顶表面，顶部连接垫设置在顶表面中，保护绝缘层中包括开口，保护绝缘层在半导体基底上不覆盖顶部连接垫的至少一部分。保护绝缘层可以包括：底部保护绝缘层；覆盖绝缘层，包括覆盖底部保护绝缘层的侧表面的至少一部分的侧覆盖部分和与侧覆盖部分分开设置以覆盖底部保护绝缘层的顶表面的至少一部分的顶覆盖部分。保护绝缘层还可以包括位于顶覆盖部分上的顶部保护绝缘层。
-
公开(公告)号：CN112349658A
公开(公告)日：2021-02-09
申请号：CN202010315686.9
申请日：2020-04-21
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/498 , H01L21/60
Abstract: 公开了一种半导体器件。所述半导体器件包括：层间绝缘层，设置在基底上；多个中部互连件，设置在层间绝缘层中；垫，设置在层间绝缘层上；上部互连件，设置在层间绝缘层上；保护绝缘层，覆盖垫的边缘、上部互连件以及垫与上部互连件之间的水平的间隙，保护绝缘层在垫上具有开口；以及凸块，设置在垫上，凸块在保护绝缘层上延伸并且从自顶向下的视图来看与上部互连件叠置。所述多个中部互连件中的在竖直方向上最靠近垫的中部互连件之中的至少一个中部互连件具有第一竖直厚度，垫具有为第一竖直厚度的两倍至100倍的第二竖直厚度，垫与上部互连件之间的所述间隙的长度为1μm或更大，并且保护绝缘层的上表面是平坦的。
-
公开(公告)号：CN110838478A
公开(公告)日：2020-02-25
申请号：CN201910721140.0
申请日：2019-08-06
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66
Abstract: 一种半导体器件包括：半导体衬底，所述半导体衬底包括芯片区域和围绕所述芯片区域的边缘区域；下介电层和上介电层，所述下介电层和所述上介电层位于所述半导体衬底上；再分布芯片焊盘，所述再分布芯片焊盘穿透所述芯片区域中的所述上介电层并连接到芯片焊盘；工艺监测结构，所述工艺监测结构位于所述边缘区域中；以及虚设元件，所述虚设元件位于所述边缘区域中并且具有比所述上介电层的上表面低的上表面。
-
公开(公告)号：CN110911372B
公开(公告)日：2025-04-18
申请号：CN201910874908.8
申请日：2019-09-17
Applicant: 三星电子株式会社
IPC: H01L23/485
Abstract: 一种半导体装置，包括：半导体衬底，其包括芯片区域和芯片区域周围的边缘区域；半导体衬底上的下绝缘层；芯片区域上的下绝缘层上的芯片焊盘；设置在下绝缘层上以覆盖芯片焊盘的上绝缘层，上绝缘层和所述下绝缘层包括不同的材料；以及，在芯片区域上并连接到芯片焊盘的再分布芯片焊盘。上绝缘层包括在芯片区域上具有第一厚度的第一部分，在边缘区域上具有第二厚度的第二部分，以及在边缘区域上的第三部分，第三部分从第二部分延伸、与第一部分间隔开，并且具有远离第二部分而减小的厚度。第二厚度小于第一厚度。
-
公开(公告)号：CN116525661A
公开(公告)日：2023-08-01
申请号：CN202211490783.7
申请日：2022-11-25
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/10 , H10B12/00 , H10B61/00 , H10B63/00
Abstract: 本发明公开了一种半导体器件，该半导体器件包括基板，该基板在其中具有彼此间隔开的第一有源图案和第二有源图案。第一有源图案具有相对于第二有源图案的顶表面升高的顶表面。沟道半导体层提供在第一有源图案的顶表面上。在沟道半导体层上提供包括第一绝缘图案的第一栅极图案。在第二有源图案的顶表面上提供第二栅极图案，该第二栅极图案包括具有比第一绝缘图案的厚度大的厚度的第二绝缘图案。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.024 seconds)
