公开(公告)号：CN116056448A

公开(公告)日：2023-05-02

申请号：CN202210556046.6

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴桐湜 ,  朴建熹 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

公开(公告)号：CN110911372A

公开(公告)日：2020-03-24

申请号：CN201910874908.8

申请日：2019-09-17

Applicant: 三星电子株式会社

Inventor： 韩正勋 ,  金东完 ,  金东浩 ,  徐在源

IPC: H01L23/485

Abstract: 一种半导体装置，包括：半导体衬底，其包括芯片区域和芯片区域周围的边缘区域；半导体衬底上的下绝缘层；芯片区域上的下绝缘层上的芯片焊盘；设置在下绝缘层上以覆盖芯片焊盘的上绝缘层，上绝缘层和所述下绝缘层包括不同的材料；以及，在芯片区域上并连接到芯片焊盘的再分布芯片焊盘。上绝缘层包括在芯片区域上具有第一厚度的第一部分，在边缘区域上具有第二厚度的第二部分，以及在边缘区域上的第三部分，第三部分从第二部分延伸、与第一部分间隔开，并且具有远离第二部分而减小的厚度。第二厚度小于第一厚度。

公开(公告)号：CN110690192A

公开(公告)日：2020-01-14

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H01L25/18

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN113534598B

公开(公告)日：2025-03-25

申请号：CN202110096801.2

申请日：2021-01-25

Applicant: 三星电子株式会社

Inventor： 金成洙 ,  金东完 ,  徐焕锡

IPC: G03F1/24

Abstract: 用于极紫外光刻工艺的相移掩模包括衬底、位于所述衬底上的反射层、位于所述反射层上的覆盖层和位于所述覆盖层上的相移图案。每个所述相移图案可以包括位于所述覆盖层上的下吸收图案和位于所述下吸收图案上的上吸收图案。所述上吸收图案的折射率可以高于所述下吸收图案的折射率，并且所述上吸收图案的厚度小于所述下吸收图案的厚度。

公开(公告)号：CN116249343A

公开(公告)日：2023-06-09

申请号：CN202210580484.6

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，包括单元区域和外围区域；栅极堆叠，位于所述外围区域上；层间绝缘层，位于所述栅极堆叠上；外围电路互连线，位于所述层间绝缘层上；以及互连绝缘图案，位于所述外围电路互连线之间。所述互连绝缘图案可以包括在与所述衬底的顶表面平行的第一方向上彼此间隔开的成对的垂直部分以及将所述垂直部分彼此连接的连接部分。所述互连绝缘图案的每一个所述垂直部分可以在与所述外围电路互连线的顶表面相同的水平高度处在所述第一方向上具有第一厚度并且在与所述外围电路互连线的底表面相同的水平高度处在所述第一方向上具有第二厚度。所述第一厚度可以基本上等于所述第二厚度。