公开(公告)号：CN117590699A

公开(公告)日：2024-02-23

申请号：CN202310907578.4

申请日：2023-07-21

Applicant: 三星电子株式会社

Inventor： 梁原浚 ,  尹详皓 ,  郑宇陈 ,  姜旼秀

IPC: G03F7/20 ,  G03F9/00

Abstract: 提供了一种重叠测量方法，包括：设置基底上的重叠偏移，通过照射电子束获得单元图像，以及基于单元图像获得上图案的第一图像和下图案的第二图像，将第一图像与第二图像合并，测量合并图像的重叠，以及校正用于测量重叠的测量参数，以提高所述重叠偏移与所述重叠的测量结果值之间的一致性，其中，测量参数基于所述重叠的结果值中的被分类为测量失败的测量失败值的数量而被校正。

公开(公告)号：CN117524900A

公开(公告)日：2024-02-06

申请号：CN202310832208.9

申请日：2023-07-07

Applicant: 三星电子株式会社

Inventor： 孔秀彬 ,  尹详皓 ,  郑宇陈

IPC: H01L21/66 ,  G03F7/20 ,  H01L21/027

Abstract: 本公开涉及临界尺寸检查方法及使用该方法的半导体器件制造方法。一种用于检查临界尺寸的方法可以包括：提供衬底；在所述衬底上施加光刻胶；可变地将一定剂量的光照射到所述光刻胶上；执行光刻工艺以对所述光刻胶进行显影，从而形成光刻胶图案；使用所述光刻胶图案作为蚀刻掩模执行蚀刻工艺以形成多个图案；测量所述多个图案中的每一个图案的宽度和所述多个图案中的相邻图案之间的间距；以及基于所述测出的宽度和所述测出的间距来识别所述光刻工艺中的缺陷的原因。

公开(公告)号：CN117295328A

公开(公告)日：2023-12-26

申请号：CN202310300364.0

申请日：2023-03-24

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金钟珉 ,  金孝燮 ,  金熙中 ,  朴素贤 ,  安浚爀 ,  尹灿植 ,  李明东 ,  郑宇陈 ,  崔祐荣

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件，包括：单元有源图案，包括彼此间隔开的第一部分和第二部分；在单元有源图案的第一部分和第二部分之间的栅极结构；在单元有源图案的第一部分上的位线接触；在单元有源图案的第二部分上的连接图案；以及与位线接触和连接图案接触的单元分离图案，其中单元分离图案包括与连接图案接触的第一侧壁和与位线接触接触的第二侧壁，单元分离图案的第二侧壁的上部与位线接触接触，并且单元分离图案的第二侧壁的下部与位线接触间隔开。

公开(公告)号：CN117238849A

公开(公告)日：2023-12-15

申请号：CN202310635014.X

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 李丞教 ,  姜钟仁 ,  金桂荣 ,  金荣祐 ,  朴容汉 ,  郑宇陈 ,  韩昇煜 ,  许宙永

IPC: H01L21/77 ,  H01L21/027 ,  H01L21/78

Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层；对第二芯模层进行图案化以形成第二芯模图案；在第二芯模图案上形成第一间隔物；去除第二芯模图案；对第二分离层和第一芯模层进行图案化以形成第一结构；在第一结构和第一分离层上形成第二间隔物层；各向异性地蚀刻第二间隔物层，以在第一结构上形成第二间隔物，并在第一结构上形成第一虚设图案和对准关键图案；以及在第一分离层上旋转涂布旋涂硬掩模层，其中，旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

公开(公告)号：CN117133633A

公开(公告)日：2023-11-28

申请号：CN202310489410.6

申请日：2023-05-04

Applicant: 三星电子株式会社

Inventor： 金桂荣 ,  郑宇陈 ,  河淳穆 ,  刘俊埴 ,  李丞敎

IPC: H01L21/027 ,  H01L21/311

Abstract: 提供了一种形成光刻胶图案的方法，其中，在衬底上形成氧化硅层。在氧化硅层上形成接触氧化硅层的第一光刻胶图案。对其上形成具有缺陷的第一光刻胶图案的衬底执行全表面曝光。通过对已经进行了全表面曝光的第一光刻胶图案进行显影来完全去除第一光刻胶图案。另外，在氧化硅层上形成第二光刻胶图案。