公开(公告)号：CN117995890A

公开(公告)日：2024-05-07

申请号：CN202311353522.5

申请日：2023-10-18

Applicant: 三星电子株式会社

Inventor： 姜钟仁

IPC: H01L29/423 ,  H01L27/06

Abstract: 提供了一种集成电路装置，其包括：基底，具有第一栅极沟槽和在水平方向上与所述第一栅极沟槽分开的第二栅极沟槽；栅极介电层，覆盖所述第一栅极沟槽的内表面和所述第二栅极沟槽的内表面；第一下栅极线，在所述栅极介电层上填充所述第一栅极沟槽的一部分；第二下栅极线，在所述栅极介电层上填充所述第二栅极沟槽的一部分；第一上栅极线，在所述第一栅极沟槽中位于所述第一下栅极线上并且在所述水平方向上具有第一宽度；以及第二上栅极线，在所述第二栅极沟槽中位于所述第二下栅极线上并且具有小于所述第一宽度的第二宽度。

公开(公告)号：CN117377313A

公开(公告)日：2024-01-09

申请号：CN202310814181.0

申请日：2023-07-05

Applicant: 三星电子株式会社

Inventor： 姜钟仁

IPC: H10B12/00

Abstract: 一种集成电路装置包括在有源区域和器件隔离膜上并在第一水平方向上延伸的字线。字线包括在第一水平方向上彼此间隔开的第一导电图案。每个第一导电图案覆盖在第一水平方向上彼此紧邻的一对有源区域以及器件隔离膜在所述一对有源区域中的每个有源区域之间的第一部分。第二导电图案逐一布置在第一导电图案之间。每个第二导电图案覆盖器件隔离膜的第二部分。从基板到每个第一导电图案的最下表面的第一竖直距离大于从基板到每个第二导电图案的最下表面的第二竖直距离。

公开(公告)号：CN113345897A

公开(公告)日：2021-09-03

申请号：CN202110180557.8

申请日：2021-02-09

Applicant: 三星电子株式会社

Inventor： 姜钟仁

IPC: H01L27/108

Abstract: 公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括衬底，该衬底包括具有第一沟槽的第一区域和具有第二沟槽的第二区域。第一掩埋绝缘层图案设置在第一沟槽中。第二沟槽包括依次堆叠在其中的第一掩埋绝缘层图案、第二掩埋绝缘层图案和第三掩埋绝缘层图案。第一缓冲绝缘层设置在第一区域和第二区域中的衬底上并具有平坦的上表面。第二缓冲绝缘层设置在第一缓冲绝缘层上。位线结构设置在第一区域和第二区域上。位线结构的第一部分设置在第二缓冲绝缘层上并具有平坦的下表面。位线结构的第二部分直接接触第一区域中的衬底的表面。

公开(公告)号：CN117412586A

公开(公告)日：2024-01-16

申请号：CN202310455764.9

申请日：2023-04-25

Applicant: 三星电子株式会社

Inventor： 姜钟仁

IPC: H10B12/00

Abstract: 一种制造集成电路装置的方法，该方法包括：在衬底的上表面上形成多个导电层；形成布置在多个导电层上并且在第一方向上延伸的封盖结构；通过使用封盖结构对多个导电层进行图案化来形成在第一方向上延伸的多条位线；以及在多条位线的相邻位线之间的空间中形成多个掩埋层。封盖结构包括下绝缘封盖层、设置在下绝缘封盖层上的绝缘层、以及设置在绝缘层上的多晶硅层。多晶硅层包括相对于绝缘层具有蚀刻选择性的材料。

公开(公告)号：CN115643755A

公开(公告)日：2023-01-24

申请号：CN202210812817.3

申请日：2022-07-11

Applicant: 三星电子株式会社

Inventor： 姜钟仁 ,  崔峻荣 ,  洪润基 ,  金台勋 ,  吕晟溱 ,  韩相然

IPC: H10B12/00

Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括单元区和核心区；边界元件分隔膜，设置在衬底内部并将单元区和核心区分开；以及位线，设置在单元区和边界元件分隔膜上并沿第一方向延伸，其中边界元件分隔膜包括第一区域和第二区域，以边界元件分隔膜的下侧为基准，边界元件分隔膜的第一区域的上侧的高度与边界元件分隔膜的第二区域的上侧的高度不同，位线设置在边界元件分隔膜的第一区域和第二区域上方。

公开(公告)号：CN117238849A

公开(公告)日：2023-12-15

申请号：CN202310635014.X

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 李丞教 ,  姜钟仁 ,  金桂荣 ,  金荣祐 ,  朴容汉 ,  郑宇陈 ,  韩昇煜 ,  许宙永

IPC: H01L21/77 ,  H01L21/027 ,  H01L21/78

Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层；对第二芯模层进行图案化以形成第二芯模图案；在第二芯模图案上形成第一间隔物；去除第二芯模图案；对第二分离层和第一芯模层进行图案化以形成第一结构；在第一结构和第一分离层上形成第二间隔物层；各向异性地蚀刻第二间隔物层，以在第一结构上形成第二间隔物，并在第一结构上形成第一虚设图案和对准关键图案；以及在第一分离层上旋转涂布旋涂硬掩模层，其中，旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

公开(公告)号：CN115497940A

公开(公告)日：2022-12-20

申请号：CN202210287147.8

申请日：2022-03-22

Applicant: 三星电子株式会社

Inventor： 姜钟仁

IPC: H01L27/108 ,  H01L29/423

Abstract: 一种半导体器件包括：衬底，所述衬底包括单元区域和围绕所述单元区域的界面区域，所述衬底包括在所述单元区域中限定有源区的器件隔离层并且在所述界面区域中包括区域隔离层；栅极结构，所述栅极结构在所述单元区域中在第一水平方向上延伸，所述栅极结构被掩埋在所述衬底中并且与所述有源区相交；位线结构，所述位线结构与所述栅极结构相交并且在与所述第一水平方向相交的第二水平方向上延伸；以及多个虚设栅极结构，所述多个虚设栅极结构在所述界面区域中在所述第一水平方向上延伸并且在所述第二水平方向上彼此间隔开。所述多个虚设栅极结构被掩埋在所述区域隔离层中并且在所述第二水平方向上与所述栅极结构间隔开。