-
公开(公告)号：CN110400838A
公开(公告)日：2019-11-01
申请号：CN201910238662.5
申请日：2019-03-27
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/092
Abstract: 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。
-
公开(公告)号：CN109524383A
公开(公告)日：2019-03-26
申请号：CN201811091300.X
申请日：2018-09-18
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L21/768
CPC classification number: H01L29/0649 , H01L23/528 , H01L23/535 , H01L27/10814 , H01L27/10885 , H01L27/10888 , H01L27/10891 , H01L27/10894 , H01L27/10897 , H01L21/76802 , H01L21/76816 , H01L21/76831 , H01L21/76847 , H01L21/76877 , H01L23/5226 , H01L23/5283
Abstract: 一种半导体存储器件包括：衬底，包括有源区；字线，在所述衬底中，并且每个字线沿与衬底的上表面平行的第一方向延伸；位线结构，分别与有源区相连，并且每个位线结构沿与第一方向相交的第二方向延伸；以及间隔物结构，在所述位线结构中的相应位线结构的侧壁上。每个间隔物结构包括第一间隔物、第二间隔物和第三间隔物。第二间隔物设置在第一间隔物和第三间隔物之间，并且包括由第二间隔物的内表面限定的至少一个空隙。所述第二间隔物的高度大于所述至少一个空隙的高度。
-
公开(公告)号：CN118804585A
公开(公告)日：2024-10-18
申请号：CN202311522317.7
申请日：2023-11-15
Applicant: 三星电子株式会社
Abstract: 一种示例半导体存储器件包括在第一方向上延伸并且在第二方向上并排地设置的第一有源图案和第二有源图案。第一有源图案和第二有源图案均包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分。成对的字线被设置为与第一有源图案和第二有源图案中的每一者交叉，成对的位线设置在第一有源图案和第二有源图案中的每一者上并且在第三方向上延伸，并且存储节点接触位于第一有源图案的第一边缘部分上。当在第二方向上测量时，存储节点接触在第一高度处的第一宽度大于在第二高度处的第二宽度。第一高度低于第二高度。
-
公开(公告)号：CN118647208A
公开(公告)日：2024-09-13
申请号：CN202410219894.7
申请日：2024-02-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括：在衬底上的包括有源图案的有源图案阵列；在每个有源图案的中心部分上的第一接触结构；在第一接触结构上的位线结构；在每个有源图案的端部上的第二接触结构；在第二接触结构上的第三接触结构；以及电连接到第三接触结构的电容器，其中，有源图案阵列包括在平行于衬底的第二方向上彼此间隔开的有源图案行，有源图案行包括在平行于衬底的第一方向上彼此间隔开的有源图案，有源图案在与第一方向/第二方向成锐角的第三方向上延伸，行中的有源图案在第一方向上对准，并且第二接触结构在平面图中具有矩形形状。
-
公开(公告)号：CN118434130A
公开(公告)日：2024-08-02
申请号：CN202410012621.5
申请日：2024-01-04
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘；顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触；顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触；以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上，栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。
-
Patent Agency Ranking
公开(公告)号：CN111326517B
公开(公告)日：2024-05-24
申请号：CN201910840843.5
申请日：2019-09-06
Applicant: 三星电子株式会社
Abstract: 本发明涉及包括间隔物的半导体器件和制造该半导体器件的方法。该半导体器件包括：衬底；第一杂质注入区域和第二杂质注入区域，在衬底上并彼此间隔开；存储节点接触，与第一杂质注入区域接触，存储节点接触包括具有第一宽度的上接触和在上接触的下部处的具有大于第一宽度的第二宽度的下接触；位线，电连接到第二杂质注入区域并配置为跨过衬底；位线节点接触，在位线和第二杂质注入区域之间；以及间隔物，在存储节点接触和位线之间以及存储节点接触和位线节点接触之间。
-
公开(公告)号：CN118019329A
公开(公告)日：2024-05-10
申请号：CN202311463936.3
申请日：2023-11-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，所述衬底具有有源区域；字线结构，所述字线结构位于所述衬底中并且在第一水平方向上彼此平行地延伸；位线结构，所述位线结构位于所述衬底上并且位于所述字线结构上，并且在与所述第一水平方向相交的第二水平方向上彼此平行地延伸；存储节点接触，所述存储节点接触位于每一个所述位线结构的侧壁上并且电连接到所述有源区域；以及栅栏结构，所述栅栏结构具有位于所述字线结构上并且在所述第一水平方向上延伸的第一线图案部分、在所述第二水平方向上延伸的第二线图案部分、以及在所述位线结构之间从所述第一线图案部分沿垂直方向延伸的柱部分，所述垂直方向与所述衬底的上表面垂直。
-
公开(公告)号：CN109560082B
公开(公告)日：2024-03-29
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/532
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
公开(公告)号：CN114068550A
公开(公告)日：2022-02-18
申请号：CN202110638451.8
申请日：2021-06-08
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：基底，具有第一有源图案，第一有源图案包括第一源极/漏极区和第二源极/漏极区；栅电极，与第一有源图案相交并且设置在第一源极/漏极区与第二源极/漏极区之间；位线，与第一有源图案相交并且电连接到第一源极/漏极区；间隔件，设置在位线的侧壁上；接触件，电连接到第二源极/漏极区并且与位线间隔开，间隔件置于接触件与位线之间；界面层，设置在第二源极/漏极区与接触件之间，并且在第二源极/漏极区与接触件之间形成欧姆接触；以及数据存储元件，设置在接触件上。接触件的底部比基底的顶表面低。接触件可以由金属、导电金属氮化物或它们的组合形成。
-
公开(公告)号：CN118829205A
公开(公告)日：2024-10-22
申请号：CN202410170910.8
申请日：2024-02-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器件，包括：衬底；基底绝缘膜，其位于衬底的上表面上；多个第一导电图案，其位于基底绝缘膜上并且彼此间隔开，其中，多个第一导电图案在第一方向上延伸；间隔物结构，其位于多个第一导电图案的每一个第一导电图案的侧表面上；阻挡金属膜，其位于间隔物结构的侧表面上，其中，阻挡金属膜延伸穿过基底绝缘膜以电连接到衬底；填充金属膜，其位于阻挡金属膜上，其中，填充金属膜填充多个第一导电图案中的相邻第一导电图案之间的空间的至少一部分；以及电容器结构，其位于填充金属膜上，其中，电容器结构电连接到填充金属膜。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.11 seconds)
