-
公开(公告)号：CN110265394A
公开(公告)日：2019-09-20
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
公开(公告)号：CN103839945B
公开(公告)日：2018-09-28
申请号：CN201310608485.8
申请日：2013-11-26
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件和SRAM器件。包括第一晶体管和第二晶体管的半导体器件集成在基板上。第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括提供在纳米尺寸有源区域的各端部中的源极区域和漏极区域以及提供在源极区域和漏极区域之间的沟道形成区域。第一晶体管的源极区域和漏极区域具有与第二晶体管的源极区域和漏极区域相同的导电类型，第二晶体管具有比第一晶体管低的阈值电压。第二晶体管的沟道形成区域可以包括同质掺杂区域，该同质掺杂区域的导电类型与第二晶体管的源极区域和漏极区域的导电类型相同，且与第一晶体管的沟道形成区域的导电类型不同。
-
-
公开(公告)号：CN101308867B
公开(公告)日：2012-07-18
申请号：CN200810096571.4
申请日：2008-05-16
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247 , G11C16/02
CPC classification number: H01L21/28282 , G11C16/349 , H01L27/11568 , H01L29/42332 , H01L29/42336 , H01L29/42348 , H01L29/42352 , H01L29/66833 , H01L29/792
Abstract: 本发明提供了一种存储装置、一种制造该存储装置的方法以及一种操作该存储装置的方法。所述存储装置可以包括：沟道区，具有上端，其中，上端的两侧弯曲，两侧的弯曲部分允许在编程或擦除中将电荷注入到两侧的弯曲部分中，使得注入有电荷的弯曲部分与确定阈值电压的部分分开；栅极结构，在沟道区上。
-
公开(公告)号：CN101556962A
公开(公告)日：2009-10-14
申请号：CN200810131347.4
申请日：2008-08-06
Applicant: 三星电子株式会社
IPC: H01L27/146 , H01L23/522 , H01L29/423 , H01L29/78 , H04N5/335 , H04N5/235
CPC classification number: H01L27/14609 , H01L27/14612 , H04N5/355 , H04N5/35509 , H04N5/3745
Abstract: 本发明提供了一种包括具有两个栅极的感应晶体管的图像传感器和操作该图像传感器的方法。所述图像传感器包括：光电转换装置；感应晶体管，具有连接到浮置扩散区的第一栅极以及与第一栅极分开的第二栅极，其中，在浮置扩散区中存储从光电转换装置产生的电荷；重置晶体管，连接到浮置扩散区并重置浮置扩散区的电势；控制电压源，将控制电压提供到第二栅极；列输出线，连接到感应晶体管的源极。
-
Patent Agency Ranking
公开(公告)号：CN101271901A
公开(公告)日：2008-09-24
申请号：CN200810002004.8
申请日：2008-01-03
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/792 , H01L29/49 , H01L21/8247 , H01L21/336 , H01L21/28 , G11C16/14 , G11C16/10
CPC classification number: H01L29/792 , G11C16/10 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/42328 , H01L29/66833
Abstract: 本发明提供一种用擦除栅极执行擦除操作的半导体存储装置及其制造方法。所述半导体存储装置可以包括存储具有第一极性的第一电荷传输介质的电荷捕获层以及至少一个擦除栅极。所述至少一个擦除栅极可以形成在电荷捕获层下方。具有与第一极性相反的第二极性的第二电荷传输介质可以存储在所述至少一个擦除栅极中。在擦除操作的过程中，第二电荷传输介质迁移到电荷捕获层，导致第一电荷传输介质与第二电荷传输介质结合。
-
-
-
公开(公告)号：CN116913922A
公开(公告)日：2023-10-20
申请号：CN202310422010.3
申请日：2023-04-19
Applicant: 三星电子株式会社
IPC: H01L27/092 , H03K19/20 , H03K19/173 , H01L21/8238
Abstract: 一种半导体装置包括：在第一方向上彼此间隔开的第一公共源极/漏极和第二公共源极/漏极；在第一公共源极/漏极和第二公共源极/漏极之间的第一沟道结构以及在第一公共源极/漏极和第二公共源极/漏极之间并在竖直方向上与第一沟道结构间隔开的第二沟道结构；围绕第一沟道结构的上表面、下表面和侧表面的第一栅极结构；以及围绕第二沟道结构的上表面、下表面和侧表面并与第一栅极结构间隔开的第二栅极结构，其中，第二沟道结构的水平高于第一沟道结构的水平。
-
公开(公告)号：CN116190381A
公开(公告)日：2023-05-30
申请号：CN202210995751.6
申请日：2022-08-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种三维半导体器件及其制造方法。半导体器件包括：第一有源区，位于衬底上，第一有源区包括一对下源/漏区和下沟道结构；第二有源区，位于第一有源区上，第二有源区包括一对上源/漏区和上沟道结构；以及栅电极，位于下沟道结构和上沟道结构上。栅电极包括：第一金属结构和第二金属结构，它们分别设置为与下沟道结构和上沟道结构的半导体层的底面和顶面相邻。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.028 seconds)
