-
公开(公告)号:CN109285579B
公开(公告)日:2023-09-05
申请号:CN201810794935.X
申请日:2018-07-19
Applicant: 三星电子株式会社
IPC: G11C11/4074 , G11C11/409
Abstract: 提供了具有多个电压区域的存储器器件及其操作方法。该存储器器件包括存储器单元阵列;包括数据处理块的数据通路区域,所述数据处理块在读取/写入操作期间从/向存储器单元阵列传输读取/写入数据;和包括控制块的控制信号通路区域,所述控制块在读取/写入操作期间控制数据处理块。数据通路区域根据存储器器件的操作模式选择性地接收第一高电源电压或第一低电源电压。控制信号通路区域接收第一高电源电压而不管操作模式。
-
公开(公告)号:CN115995250A
公开(公告)日:2023-04-21
申请号:CN202211267255.5
申请日:2022-10-17
Applicant: 三星电子株式会社
IPC: G11C11/4096
Abstract: 提供半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列以及多个数据输入/输出(I/O)引脚。所述多个数据I/O引脚被配置为接收将被存储在存储器单元阵列中的写入数据或输出存储在存储器单元阵列中的读取数据。所述半导体存储器装置被配置为执行突发操作,在突发操作中,基于从外部存储器控制器接收的单个命令,包括多个数据位的单个数据集通过所述多个数据I/O引脚而被输入或输出。所述多个数据I/O引脚的数量对应于不是二的乘方的整数。表示突发操作的单位的突发长度对应于不是二的乘方的整数。
-
公开(公告)号:CN115376602A
公开(公告)日:2022-11-22
申请号:CN202210441705.1
申请日:2022-04-25
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括存储单元阵列、链路纠错码(ECC)引擎和管芯上ECC引擎。存储单元阵列包括多个易失性存储单元。链路ECC引擎通过对包括主数据和第一奇偶校验数据的第一码字执行第一ECC解码来提供主数据,并且基于第一ECC解码的结果产生第一错误标志。管芯上ECC引擎通过对主数据执行第一ECC编码来产生第二奇偶校验数据,响应于第一错误标志被去激活,向存储单元阵列的目标页面提供包括主数据和第二奇偶校验数据的第二码字,或者响应于第一错误标志被激活,通过改变第二码字的位中的至少一个位来产生第三码字。
-
公开(公告)号:CN115048041A
公开(公告)日:2022-09-13
申请号:CN202210215950.0
申请日:2022-03-07
Applicant: 三星电子株式会社
Abstract: 公开了一种与存储器控制器通信的存储器设备的操作方法,该方法包括:从存储器控制器接收第一命令,该第一命令指示数据时钟信号的同步的启动并且定义对应于该同步的时钟部分;在准备时间段期间准备数据时钟信号的转换;基于以参考频率转换的数据时钟信号处理第一数据流;以及基于以参考频率转换并且针对所定义的第一时钟部分的时段扩展的数据时钟信号处理第二数据流。
-
公开(公告)号:CN114464220A
公开(公告)日:2022-05-10
申请号:CN202111231244.7
申请日:2021-10-22
Applicant: 三星电子株式会社
Abstract: 提供了存储操作参数的多个参数码的设备、存储器装置和方法。所述存储器装置包括模式寄存器和控制逻辑电路。为了设置一个操作参数的第一操作条件和第二操作条件,模式寄存器存储所述一个操作参数的第一参数码和被表示为相对于第一参数码的偏移值的第二参数码。控制逻辑电路基于第一控制码通过使用第一参数码来将第一操作条件设置为所述存储器装置的当前操作条件,并且基于第二控制码通过使用第一参数码和第二参数码将第二操作条件设置为所述存储器装置的当前操作条件。
-
公开(公告)号:CN111352881A
公开(公告)日:2020-06-30
申请号:CN201911130434.2
申请日:2019-11-18
Applicant: 三星电子株式会社
IPC: G06F13/40
Abstract: 提供了一种信号发送和接收设备、存储器件及操作它们的方法。所述信号发送和接收设备包括:第一片上端接电路,所述第一片上端接电路连接到通过其发送或接收第一信号的第一引脚,当所述第一片上端接电路被启用时,所述第一片上端接电路被配置为将第一端接电阻提供给与所述第一引脚连接的信号线;第二片上端接电路,所述第二片上端接电路连接到通过其发送或接收第二信号的第二引脚,当所述第二片上端接电路被启用时,所述第二片上端接电路被配置为将第二端接电阻提供给与所述第二引脚连接的信号线;以及片上端接控制电路,所述片上端接控制电路被配置为:独立地控制所述第一片上端接电路和所述第二片上端接电路中的每一个的启用时间和停用时间。
-
-
-
-
-