半导体器件
    11.
    发明授权

    公开(公告)号:CN109817569B

    公开(公告)日:2024-11-08

    申请号:CN201811292443.7

    申请日:2018-10-31

    Inventor: 李峻宁 安正勋

    Abstract: 公开了一种半导体器件。该半导体器件包括:第一电极,包括第一主部分、以及从第一主部分延伸的第一延伸部;以及介电层,围绕第一主部分的侧壁和底表面,其中,第一主部分包括具有第一深度的第一部分、和具有比第一深度深的第二深度的第二部分。

    具有贯穿件结构的半导体装置
    12.
    发明公开

    公开(公告)号:CN118116890A

    公开(公告)日:2024-05-31

    申请号:CN202311569505.5

    申请日:2023-11-23

    Abstract: 一种半导体装置,包括:半导体衬底;集成电路层,其设置在半导体衬底上;按次序地设置在半导体衬底和集成电路层上的第一金属布线层至第n金属布线层,其中,n是正整数;将第一金属布线层至第n金属布线层彼此连接的多个布线过孔件;以及贯穿件,其在竖直方向上从作为第一金属布线层至第n金属布线层中的任一个的过孔连接焊盘朝向半导体衬底延伸并穿过半导体衬底,其中,过孔连接焊盘是形成在贯穿件的上表面上的盖型过孔连接焊盘。

    半导体器件
    13.
    发明授权

    公开(公告)号:CN111128954B

    公开(公告)日:2024-03-15

    申请号:CN201911035178.9

    申请日:2019-10-29

    Abstract: 本发明公开了一种半导体器件,该半导体器件包括:在基板上的第一电极;在第一电极上的第二电极;在第一电极和第二电极之间的第一电介质层;在第二电极上的第三电极;在第二电极和第三电极之间的第二电介质层;以及穿透第三电极并接触第一电极的第一接触插塞,第一接触插塞接触第三电极的顶表面和第三电极的侧表面。

    三维集成电路结构及其制造方法
    14.
    发明公开

    公开(公告)号:CN116137264A

    公开(公告)日:2023-05-19

    申请号:CN202211432855.2

    申请日:2022-11-16

    Abstract: 一种三维集成电路结构包括:第一管芯,包括第一电力输送网络、第一基板、第一器件层和第一金属层;在第一管芯上的第二管芯,第二管芯包括第二电力输送网络、第二基板、第二器件层和第二金属层;第一贯通电极,从第一电力输送网络延伸到第一金属层的顶表面;在第一贯通电极上的第一凸块;以及焊盘,第二电力输送网络包括向第二器件层传输电力的下部线,焊盘连接到下部线中的最下面的一条,第一凸块插设在第一贯通电极和焊盘之间并且连接第一贯通电极和焊盘,第一电力输送网络通过第一凸块和第一贯通电极电连接到第二电力输送网络。

    半导体封装
    15.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN115881669A

    公开(公告)日:2023-03-31

    申请号:CN202211174591.5

    申请日:2022-09-26

    Abstract: 提供了一种半导体封装,其包括:第一芯片基板,包括第一表面和第二表面;贯通通路,穿过第一芯片基板;上钝化层,在第一芯片基板的第二表面上包括沟槽,沟槽暴露第一芯片基板的第二表面的至少一部分;上焊盘,在沟槽上与贯通通路电连接;第二芯片基板,包括第三表面和第四表面;下焊盘,在第二芯片基板的第三表面上电连接到第二芯片基板;以及连接凸块,将上焊盘与下焊盘电连接并接触下焊盘,其中随着连接凸块变得更远离第一芯片基板的第二表面,连接凸块的宽度增加。

    半导体器件
    16.
    发明公开

    公开(公告)号:CN113224056A

    公开(公告)日:2021-08-06

    申请号:CN202011271904.X

    申请日:2020-11-13

    Abstract: 一种半导体器件包括:衬底,所述衬底包括逻辑单元区域和连接区域;虚设晶体管,所述虚设晶体管位于所述连接区域上;中间连接层,所述中间连接层位于所述虚设晶体管上;第一金属层,所述第一金属层位于所述中间连接层上;蚀刻停止层,所述蚀刻停止层位于所述中间连接层与所述第一金属层之间;贯穿接触,所述贯穿接触位于所述第一金属层下方,所述贯穿接触穿透所述连接区域,所述贯穿接触的上部突出超过所述蚀刻停止层;以及保护绝缘图案,所述保护绝缘图案位于所述蚀刻停止层上,所述保护绝缘图案覆盖所述贯穿接触的所述上部。所述保护绝缘图案覆盖所述贯穿接触的上侧表面和所述贯穿接触的顶表面。

    半导体器件
    17.
    发明公开

    公开(公告)号:CN109817604A

    公开(公告)日:2019-05-28

    申请号:CN201811255818.2

    申请日:2018-10-25

    Abstract: 公开了一种半导体器件,该半导体器件包括:基板,包括有源电路区域和围绕有源电路区域的边界区域,边界区域包括基板的边缘部分;第一下部导电图案,设置在边界区域的基板上;以及第一上部导电图案,在第一下部导电图案上方连接到第一下部导电图案,其中,第一上部导电图案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分,并且第一上部导电图案的第三部分连接到第一下部导电图案。

    半导体器件
    18.
    发明公开

    公开(公告)号:CN109817569A

    公开(公告)日:2019-05-28

    申请号:CN201811292443.7

    申请日:2018-10-31

    Inventor: 李峻宁 安正勋

    Abstract: 公开了一种半导体器件。该半导体器件包括:第一电极,包括第一主部分、以及从第一主部分延伸的第一延伸部;以及介电层,围绕第一主部分的侧壁和底表面,其中,第一主部分包括具有第一深度的第一部分、和具有比第一深度深的第二深度的第二部分。

    半导体器件
    20.
    发明公开

    公开(公告)号:CN106169455A

    公开(公告)日:2016-11-30

    申请号:CN201610339980.7

    申请日:2016-05-20

    Abstract: 本公开提供了半导体器件。一种半导体器件可以包括基板、多个第一接触插塞、第一通路和电源轨。基板可以包括第一单元区域和第二单元区域以及电源轨区域。第一单元区域和第二单元区域可以设置在第二方向上,并且电源轨区域可以设置在第一单元区域和第二单元区域之间。该多个第一接触插塞可以形成在基板的电源轨区域上,并可以在交叉第二方向的第一方向上彼此间隔开第一距离。第一通路可以共同地接触该多个第一接触插塞的顶表面。电源轨可以形成在第一通路上。电源轨可以通过第一通路和第一接触插塞向第一单元区域和第二单元区域提供电压。

Patent Agency Ranking