公开(公告)号：CN110349911B

公开(公告)日：2023-09-01

申请号：CN201910174053.8

申请日：2019-03-08

Applicant: 三星电子株式会社

Inventor： 朴桭胡 ,  孙世一 ,  晋慧准 ,  河允源

IPC: H01L21/768 ,  H01L23/538

Abstract: 本发明涉及一种半导体器件及其制造方法。蚀刻停止层形成在下布线上。层间绝缘膜覆盖下布线和蚀刻停止层。在层间绝缘膜中，通路暴露蚀刻停止层的上表面。第一填充物形成在通路中。第一填充物被蚀刻成第一填充物图案。第二填充物形成在第一填充物图案上并被蚀刻成第二填充物图案。沟槽通过蚀刻层间绝缘膜被形成。第一填充物图案和第二填充物图案在形成沟槽期间被蚀刻，以形成剩余填充物图案。剩余填充物图案和蚀刻停止层被去除，并且布线结构被形成为电连接到下布线。通路包括下部和上部，沟槽包括通路的上部。

公开(公告)号：CN111128954B

公开(公告)日：2024-03-15

申请号：CN201911035178.9

申请日：2019-10-29

Applicant: 三星电子株式会社

Inventor： 丁少锋 ,  朴桭胡 ,  方镛胜 ,  安正勋

IPC: H01L23/522 ,  H10N97/00

Abstract: 本发明公开了一种半导体器件，该半导体器件包括：在基板上的第一电极；在第一电极上的第二电极；在第一电极和第二电极之间的第一电介质层；在第二电极上的第三电极；在第二电极和第三电极之间的第二电介质层；以及穿透第三电极并接触第一电极的第一接触插塞，第一接触插塞接触第三电极的顶表面和第三电极的侧表面。

公开(公告)号：CN111128954A

公开(公告)日：2020-05-08

申请号：CN201911035178.9

申请日：2019-10-29

Applicant: 三星电子株式会社

Inventor： 丁少锋 ,  朴桭胡 ,  方镛胜 ,  安正勋

IPC: H01L23/522 ,  H01L49/02

Abstract: 本发明公开了一种半导体器件，该半导体器件包括：在基板上的第一电极；在第一电极上的第二电极；在第一电极和第二电极之间的第一电介质层；在第二电极上的第三电极；在第二电极和第三电极之间的第二电介质层；以及穿透第三电极并接触第一电极的第一接触插塞，第一接触插塞接触第三电极的顶表面和第三电极的侧表面。

公开(公告)号：CN111883510A

公开(公告)日：2020-11-03

申请号：CN202010294116.6

申请日：2020-04-15

Applicant: 三星电子株式会社

Inventor： 朴桭胡 ,  丁少锋 ,  方镛胜 ,  安正勋

IPC: H01L23/525 ,  H01L49/02

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板；第一电极，包括第一孔；第一电介质层，在第一电极的上表面上和在第一孔的内表面上；第二电极，在第一电介质层上；第二电介质层，在第二电极上；第三电极，在第二电介质层上并包括第二孔；以及第一接触插塞，延伸穿过第二电极和第二电介质层并延伸穿过第一孔和第二孔。第一接触插塞的侧壁脱离与第一孔的侧壁和第二孔的侧壁的直接接触，并具有与第二电极的上表面相邻定位的台阶部分。

公开(公告)号：CN110349911A

公开(公告)日：2019-10-18

申请号：CN201910174053.8

申请日：2019-03-08

Applicant: 三星电子株式会社

Inventor： 朴桭胡 ,  孙世一 ,  晋慧准 ,  河允源

IPC: H01L21/768 ,  H01L23/538

Abstract: 本发明涉及一种半导体器件及其制造方法。蚀刻停止层形成在下布线上。层间绝缘膜覆盖下布线和蚀刻停止层。在层间绝缘膜中，通路暴露蚀刻停止层的上表面。第一填充物形成在通路中。第一填充物被蚀刻成第一填充物图案。第二填充物形成在第一填充物图案上并被蚀刻成第二填充物图案。沟槽通过蚀刻层间绝缘膜被形成。第一填充物图案和第二填充物图案在形成沟槽期间被蚀刻，以形成剩余填充物图案。剩余填充物图案和蚀刻停止层被去除，并且布线结构被形成为电连接到下布线。通路包括下部和上部，沟槽包括通路的上部。