-
公开(公告)号：CN107689392A
公开(公告)日：2018-02-13
申请号：CN201710541567.3
申请日：2017-07-05
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/792
CPC classification number: H01L27/11582 , H01L27/11556 , H01L27/1157 , H01L29/7827 , H01L29/7926 , H01L29/1037 , H01L29/42356
Abstract: 一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。
-
-
公开(公告)号：CN108807409B
公开(公告)日：2021-08-24
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
公开(公告)号：CN109216366A
公开(公告)日：2019-01-15
申请号：CN201810736733.X
申请日：2018-07-06
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524 , H01L27/1157 , H01L27/11578
Abstract: 本公开提供了一种三维半导体器件及其制造方法，该半导体器件包括：在基板上的下层结构，下层结构在基板的第一区域和第二区域上具有不同的厚度，该下层结构包括在顶部的电极层和在其下面的绝缘层；蚀刻停止层，在下层结构上；上层结构，在蚀刻停止层上，该蚀刻停止层对于上层结构和下层结构具有蚀刻选择性；第一接触插塞和第二接触插塞，分别填充限定在第一区域和第二区域上的上层结构和蚀刻停止层中的第一开口和第二开口并分别接触下层结构的对应的电极层，使得第一接触插塞和第二接触插塞中的一个与第一接触插塞和第二接触插塞的另一个相比相对于蚀刻停止层的底部向下延伸得更远。
-
公开(公告)号：CN108807409A
公开(公告)日：2018-11-13
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
Patent Agency Ranking
公开(公告)号：CN103681687B
公开(公告)日：2018-04-27
申请号：CN201310412616.5
申请日：2013-09-11
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L29/51 , H01L29/423 , H01L29/04 , H01L29/10 , H01L29/792
CPC classification number: H01L27/11582 , H01L27/1157 , H01L29/04 , H01L29/1037 , H01L29/42356 , H01L29/4236 , H01L29/42364 , H01L29/511 , H01L29/7926
Abstract: 提供了一种三维（3D）半导体存储装置和一种制造该三维半导体存储装置的方法，所述装置包括：绝缘层，堆叠在基板上；水平结构，位于绝缘层之间，水平结构分别包括栅电极；竖直结构，贯穿绝缘层和水平结构，竖直结构分别包括半导体柱；以及外延图案，每个外延图案位于基板和每个竖直结构之间，其中，外延图案的最小宽度小于竖直结构中的相对应的竖直结构的宽度。
-
公开(公告)号：CN107768446A
公开(公告)日：2018-03-06
申请号：CN201710722606.X
申请日：2017-08-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L29/10
CPC classification number: H01L29/0653 , H01L27/1157 , H01L27/11582 , H01L29/402 , H01L29/408 , H01L29/7827 , H01L29/0684 , H01L29/1037 , H01L29/42356 , H01L29/42364
Abstract: 一种半导体器件可以包括：交替堆叠在衬底上的栅电极和层间绝缘层、穿透栅电极和层间绝缘层的沟道层、在栅电极与沟道层之间的栅极电介质层、填充沟道层的内部的至少一部分的填充绝缘体、在沟道层与填充绝缘体之间并且包括高k材料和/或金属的电荷固定层、以及连接到沟道层并在填充绝缘体上的导电焊盘。导电焊盘可以与电荷固定层物理分离。
-
公开(公告)号：CN107919362B
公开(公告)日：2023-05-02
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
公开(公告)号：CN112310110A
公开(公告)日：2021-02-02
申请号：CN202010744122.7
申请日：2020-07-29
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L29/792
Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。
-
公开(公告)号：CN106716638B
公开(公告)日：2021-01-29
申请号：CN201480082144.4
申请日：2014-09-26
Applicant: 三星电子株式会社
IPC: H01L27/11578
Abstract: 本发明构思提供了半导体存储器件及其制造方法。所述半导体存储器件可以包括：多个栅极，竖直地堆叠在基底上；竖直沟道，填充竖直地贯穿所述多个栅极的沟道孔；存储层，在沟道的内侧壁上竖直地延伸。竖直沟道可以包括：下沟道，填充沟道孔的下部区域并电连接至基底；上沟道，填充沟道孔的上部区域并接触下沟道。上沟道可以在沟道孔的上部区域中沿存储层和下沟道延伸并且可以具有均匀的厚度。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.031 seconds)
