公开(公告)号：CN106528981A

公开(公告)日：2017-03-22

申请号：CN201610948616.0

申请日：2016-11-02

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  李盛

IPC: G06F17/50

Abstract: 本发明提出了一种静电释放ESD器件的连续多脉冲瞬态仿真方法，主要解决目前仿真方法精度低和计算复杂的问题。其实现方案是：1.在仿真工具中画出ESD器件结构，优化器件网格；2.在器件的阳极和阴极两端加上一系列模拟实际静电放电过程的脉冲电流，进行逐一单脉冲瞬态仿真，获得器件的电压—时间曲线、电流—时间曲线和最高温度—时间曲线；3.处理多个脉冲的电压时间—曲线和电流—时间曲线，得到器件的回滞曲线，通过曲线得到器件的开启电压、维持电压，泄放电流；依据硅的熔点温度线，处理最高温度—时间曲线，得到二次击穿电流。本发明操作简单，通用性强，仿真精度和效率高，易收敛，可用于静电释放ESD器件的保护效果评估。

公开(公告)号：CN106505098A

公开(公告)日：2017-03-15

申请号：CN201610898309.6

申请日：2016-10-14

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  冯兴尧 ,  汪星 ,  刘贺蕾 ,  赵璐 ,  费晨曦

IPC: H01L29/423 ,  H01L29/51 ,  H01L21/285 ,  B82Y30/00

CPC classification number: H01L29/42364 ,  B82Y30/00 ,  H01L21/285 ,  H01L29/401 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明公开了一种基于SOI衬底的高介电常数材料栅介质，主要解决现有栅介质材料介电常数低，热稳定性和薄膜致密性差等问题。该栅介质材料自下而上包含SOI衬底(1)、阻挡层(2)、La基高介电常数薄膜(3)和保护层(4)，其中，阻挡层(2)采用厚度为0.5-4nm的Al2O3；La基高介电常数薄膜(3)采用厚度为1-10nm的La2O3或LaAlO3或HfLaOx；保护层(4)采用厚度为1-4nm的Al2O3。整个栅介质采用原子层淀积方法制备，其工艺与现有CMOS工艺相兼容。本发明具有介电常数高，薄膜致密性和台阶覆盖性好，热稳定性好，表面粗糙度小的优点，可用于金属氧化物半导体场效应晶体管的制造。

公开(公告)号：CN106449736A

公开(公告)日：2017-02-22

申请号：CN201611024998.4

申请日：2016-11-16

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  赵璐 ,  汪星 ,  冯兴尧 ,  费晨曦 ,  王永特

IPC: H01L29/423 ,  H01L29/43 ,  H01L21/28

CPC classification number: H01L29/42316 ,  H01L21/28 ,  H01L29/43 ,  H01L29/435

Abstract: 本发明公开了一种基于Si衬底的铪基铝酸盐高K金属栅结构及制备方法。主要解决传统高K金属栅结构栅氧化层结晶温度低、栅氧化层/衬底界面层厚度大，及栅极金属离子向栅氧化层扩散的问题。该高K金属栅结构是在衬底上自下而上包含厚度为4-10nm铪基铝酸盐高k栅介质薄膜的Ti氧元素吸附层(3)以及厚度为100-150nm重金属Pt栅电极(4)，其中，铪基铝酸盐高k栅介质薄膜采用HfAlO3或HfO2/Al2O3叠层结构；本发明的栅氧化层材料结晶温度高、电学特性和栅氧化层/衬底界面特性好，可用于制造高介电性能的金属氧化物半导体场效应晶体管。(1)、厚度为2-3nm的TiN阻挡层(2)、厚度为4-6nm

公开(公告)号：CN105470306A

公开(公告)日：2016-04-06

申请号：CN201510760804.6

申请日：2015-11-10

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  赵璐 ,  陈煜海 ,  冯兴尧 ,  汪星 ,  费晨曦

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/43

CPC classification number: H01L29/78 ,  H01L29/42364 ,  H01L29/432 ,  H01L29/66477

Abstract: 本发明公开了一种基于La基栅结构的LaAlO3/SrTiO3异质结场效应晶体管及制作方法，主要解决现有技术中栅电容对器件沟道电荷控制能力弱的问题。其自下而上包括：SrTiO3晶体衬底(1)，LaAlO3薄膜(2)，LaAlO3薄膜(2)上设有源极(4)，漏极(5)和栅电极(6)；LaAlO3薄膜(2)与栅电极(6)之间设有栅介质材料层(3)，构成该晶体管的栅电容，该栅介质材料层(3)，采用由La2O3薄膜(301)和Al2O3保护层(302)构成的叠栅结构。本发明的栅介质材料性能稳定、介电常数高，热稳定性好，栅电容控制能力强，栅极击穿电压高，可用于制造高性能异质结场效应晶体管器件。

公开(公告)号：CN104393044A

公开(公告)日：2015-03-04

申请号：CN201410660754.X

申请日：2014-11-18

Applicant: 西安电子科技大学

Inventor： 毛维 ,  郝跃 ,  范举胜 ,  李敏娜 ,  杨林安 ,  刘红侠 ,  王冲 ,  郑雪峰 ,  张金风

IPC: H01L29/778 ,  H01L29/41

CPC classification number: H01L29/402 ,  H01L29/404 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

Abstract: 本发明公开了一种绝缘栅型直角栅-漏复合场板功率器件，其包括：衬底(1)、过渡层(2)、势垒层(3)、源极(4)、肖特基漏极(5)、台面(6)、绝缘介质层(7)、绝缘栅极(8)、钝化层(9)和保护层(14)。钝化层内刻有栅槽(10)与漏槽(11)；钝化层与保护层之间淀积有直角栅场板(12)和直角漏场板(13)；直角栅场板与绝缘栅极电气连接，且下端完全填充栅槽；直角漏场板与肖特基漏极电气连接，且下端完全填充漏槽，直角栅场板靠近绝缘栅极一侧边缘与栅槽靠近绝缘栅极一侧边缘对齐，直角漏场板靠近肖特基漏极一侧边缘与漏槽靠近肖特基漏极一侧边缘对齐。本发明工艺简单，正、反向特性好，成品率高，可作为开关器件。

公开(公告)号：CN103401229A

公开(公告)日：2013-11-20

申请号：CN201310280219.7

申请日：2013-07-04

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  杨兆年

IPC: H02H9/04

Abstract: 本发明公开了一种带反馈加强的电压触发的静电放电箝位电路，主要解决现有电压触发的静电放电箝位电路中，箝位器件泄放效率低的问题。该电路包括触发电路、反馈电路和箝位器件；触发电路检测到静电放电后，给反馈电路输入偏置电压Vb，反馈电路再给触发电路输入反馈电压Vf，短路触发电路中的两个二极管，使触发电路中流过的电流增大，从而增大反馈电路中晶体管的源栅电压，把箝位器件的栅极驱动电压Vg上拉至高电压，使箝位器件充分开启，高效泄放静电放电电荷。本发明提高了电压触发的静电放电箝位电路中箝位器件的泄放效率，可用于集成电路的设计。

公开(公告)号：CN103400827A

公开(公告)日：2013-11-20

申请号：CN201310280217.8

申请日：2013-07-04

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  杨兆年

IPC: H01L23/60

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种90纳米CMOS工艺下带偏置电路的静电放电箝位电路，主要解决现有90纳米CMOS工艺下的静电放电箝位电路中，RC网络静态漏电大的问题。该电路包括RC网络、反相器、箝位器件和偏置电路；偏置电路给RC网络里的PMOS管Mp3提供栅极的偏置电压Vb，由于偏置电压Vb是高电压，故PMOS管Mp3的源栅电压减小，等效电阻增大，使RC网络的静态漏电减小；静电放电时，受偏置的RC网络检测到静电放电后，给反相器输入检测电压CLK，反相器接收到该检测电压后，给箝位器件输入栅极驱动电压Vg，以开启箝位器件，泄放静电放电电荷。本发明提高了90纳米CMOS工艺下静电放电箝位电路的能效，可用于集成电路的设计。

公开(公告)号：CN103367409A

公开(公告)日：2013-10-23

申请号：CN201310280326.X

申请日：2013-07-04

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  范小娇 ,  费晨曦 ,  卓青青 ,  汪星 ,  尹淑颖

IPC: H01L29/51 ,  H01L21/28 ,  H01L21/285

Abstract: 本发明公开了一种基于锗衬底的La基高介电常数栅介质材料的制备方法，主要解决传统材料介电常数低，热稳定性和薄膜致密性差的问题。该栅介质材料自下而上包含界面层(1)、阻挡层(2)、La基高介电常数薄膜(3)和保护层(4)，其中，界面层(1)采用0.5-1nm的GeO2；阻挡层(2)采用厚度为0.5-2nm的Al2O3；La基高介电常数薄膜(3)采用厚度为1-10nm的La2O3或LaAlO3或HfLaOx；保护层(4)采用厚度为1-2nm的Al2O3。整个材料采用原子层淀积方法制备，制备完成后进行低温和高温退火处理。本发明具有介电常数高，薄膜致密性和台阶覆盖性好，热稳定性好，表面粗糙度小的优点，可用于制造金属氧化物半导体场效应晶体管的栅电介质膜。

公开(公告)号：CN102221841A

公开(公告)日：2011-10-19

申请号：CN201110083914.5

申请日：2011-04-02

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  蔡惠民

IPC: G05F1/625

Abstract: 本发明公开了一种基于电压反馈开关电容的折线段拟合电路，主要解决现有技术拟合折线段斜率受转换频率非线性影响的问题。该电路包含开关电容电路，运算放大器OP的负反馈回路及电流镜加法器。开关电容电路实现电荷的转移与积累，该电路的输出作为运算放大器OP负反馈回路的输入；运算放大器OP负反馈回路实现积累电荷的电压线性地转换为电流，并以此输出作为电流镜加法器的输入；电流镜加法器实现两支镜像电流的叠加并将其转化为电压，该电压再反馈到开关电容电路的输入端。本发明电路结构简单，提高了折线段逼近理想参考源的拟合度，可用于模拟集成电路的设计。

公开(公告)号：CN101477065B

公开(公告)日：2011-02-09

申请号：CN200910020850.7

申请日：2009-01-08

Applicant: 西安电子科技大学

Inventor： 刘红侠 ,  周文 ,  高博

IPC: G01N21/956

Abstract: 本发明公开了一种对集成电路缺陷进行分类的方法。其步骤为，首先计算缺陷的灰度值MA，并根据灰度值将缺陷分为多余物缺陷和丢失物；再次对没有缺陷的标准图像进行二值化处理；然后对多余物缺陷和丢失物缺陷同时进行3×3全1矩阵的膨胀运算，并利用标准图像二值化的结果，计算不同缺陷在陷膨胀运算后的边界值变化次数；最后根据缺陷的边界值变化次数对不同缺陷进行细分，即对于丢失物缺陷，当边界值变化次数小于等于2时，为互连线上的孔洞缺陷，否则为断路缺陷；对于多余物缺陷，当边界值变化次数大于2时，为短路缺陷，否则为背景中的多余物缺陷。本发明具有分类方法简单、速度快、正确率高，能够在集成电路和电路板产品的各个时期对缺陷分类。