-
公开(公告)号:CN117375373A
公开(公告)日:2024-01-09
申请号:CN202311334276.9
申请日:2023-10-16
Applicant: 东南大学
Abstract: 本发明公开一种用于改善Buck变换器瞬态响应的辅助电路,包括瞬态检测模块、谐振辅助电路、状态转移模块。瞬态检测模块用于将变换器的输出电压与阈值电压进行比较,判断变换器是进入了负载轻切重、输出电压下冲还是进入负载重切轻、输出电压上冲。谐振辅助电路并联在主拓扑的输入端和负载端两端,有预启动、向主电路释放电流和从主电路吸收电流三种工作模式。状态转移模块用于控制辅助电路的工作模式,使用有限状态机实现。本发明所采用的瞬态增强辅助电路可以有效改善主拓扑的瞬态响应,降低其输出电压尖峰和响应时间,减小对负载寿命的影响,且其增强效果不受占空比饱和的限制,可以灵活设计。
-
公开(公告)号:CN116743159A
公开(公告)日:2023-09-12
申请号:CN202310655860.8
申请日:2023-06-05
Applicant: 东南大学
IPC: H03L7/099
Abstract: 本发明公开了一种应用于全数字锁相环的时间数字转换器及转换方法,首先采用高段延时链CTDC用于扩展输入量化范围,高段剩余时间误差通过一种Pulsetrain数字时间放大器进行放大,该时间放大器线性放大范围宽,增益稳定性好,无需校准,确保了TDC整体良好的线性度。利用中段门控延时链MTDC的寄存特性,将Pulsetrain数字时间放大器和传统边沿触发的高精度游标链TDC结合,实现高精度分辨率。其中门控延时链MTDC可缓冲高段剩余时间误差庞大时间量的压力,提取中段剩余误差时间后送入低段TDC实现精细量化。在精度一致的条件下,实现了更宽的量化范围,且无需对时间放大器进行校准。
-
公开(公告)号:CN110729345B
公开(公告)日:2023-08-04
申请号:CN201910933319.2
申请日:2019-09-29
Applicant: 东南大学
IPC: H01L29/06 , H01L29/423 , H01L29/739
Abstract: 一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件,具备:P型衬底上设有埋氧,埋氧上设有N型漂移区,其上设有P型体区和N型缓冲区,N型缓冲区内设有P型集电极区,P型体区内并肩设有呈方波形状的重掺杂的N型发射极区和重掺杂的P型发射区,在其两侧分别设有呈方波形状的第一纵向沟槽和第二纵向沟槽。第一纵向沟槽设有由耐压介质包裹的第一多晶硅层。对于第二纵向沟槽,在与重掺杂的P型集电极区平行的部分中填充有耐压介质包裹的第二多晶硅层,在位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分中填充有耐压介质包裹的第三多晶硅层和氧化物块体,且氧化物块体位于第三多晶硅层的上方,第二多晶硅层与第三多晶硅层连接。
-
公开(公告)号:CN116417347A
公开(公告)日:2023-07-11
申请号:CN202111682019.5
申请日:2021-12-31
Applicant: 无锡华润上华科技有限公司 , 东南大学
IPC: H01L21/336 , H01L29/78 , H01L29/40
Abstract: 本发明提供了一种具有结型场板的DMOS器件及其制造方法,漏区在半导体基底的表面,源区在第一沟槽的底部的半导体基底中,栅极在第一沟槽的底部,由此实现了纵向耐压,可以缩小整个器件的尺寸,降低导通电阻,极大的优化了耐压和导通电阻的关系。结型场板使得降低表面电阻的效果得到了提升,同时DMOS器件中的沟槽深度可以减小,从而减小了器件的深宽比,进而提高了提升耐压档位的可行性。所述DMOS器件中的源区和漏区均在同一表面引出,从而可以兼容CMOS器件的制造工艺。第二掺杂多晶硅层包括导电类型不同的第一子掺杂层和第二子掺杂层,由此,在N型栅极的情况下,P型掺杂层也能够直接连接栅极电位,提高了结型场板的功效。
-
公开(公告)号:CN110828580B
公开(公告)日:2023-03-24
申请号:CN201911058196.9
申请日:2019-10-31
Applicant: 东南大学
IPC: H01L29/868 , H01L29/06 , H01L29/417
Abstract: 一种提高反向恢复鲁棒性的快恢复自举二极管,包括P型衬底,在P型衬底上设有N型漂移区,在N型漂移区的表面设有二氧化硅氧化层,在P型衬底与N型漂移区之间设有第一N型重掺杂区,在N型漂移区的表面设有P型重掺杂阳极区、P型轻掺杂阳极区、N型轻掺杂阴极区及N型重掺杂阴极区,在N型漂移区的表面并处于N型重掺杂阴极区的外侧以及N型重掺杂阴极区与P型轻掺杂阳极区之间的区域设有氧化层,在P型重掺杂阳极区、N型重掺杂阴极区及P型衬底上分别连接有阳极金属、阴极金属及衬底金属,其特征在于,在P型轻掺杂阳极区的表面并位于P型重掺杂阳极区的外侧设有相互电连接的第一P型重掺杂区、N型重掺杂区和第二P型重掺杂区。
-
公开(公告)号:CN115589135A
公开(公告)日:2023-01-10
申请号:CN202211368624.X
申请日:2022-11-03
Applicant: 东南大学
Abstract: 本发明提出了一种准并联变换器的自适应电压定位恒定导通时间控制方法,通过电流采样得到BUCK与LLC平均输出电流,即Sigma输出的负载电流;输出电压Vo与基准电压VRFE通过差分放大电路得到电压环路补偿输出Vc,该信号与电流信号作差通过跨导gm得到充电电流IRAMP给充电电容CT充电构成谐波信号VRAMP,当VRAMP上升达到VTH,系统进入导通阶段,同时将VRAMP清零;固定导通Ton时间,而Ton根据不同的工况下,进行自动调节,实现不同工况下,开关频率近似保持不变;导通结束后,开关管关断,再次等待VRAMP等于VTH进入下一个导通周期;以Sigma变换器作为典型应用,无需对电感电流进行采样,在满足一定设计条件下,可以简单可靠的实现AVP控制。
-
公开(公告)号:CN115394845A
公开(公告)日:2022-11-25
申请号:CN202211175790.8
申请日:2022-09-26
Applicant: 东南大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种隧穿功率器件及其制造方法。包括,N型衬底,N型外延层,倾斜侧壁的第一源极区,第一源极区下方设有P型区域,外延层上方设有栅氧化层和栅电极,栅电极的上方设有钝化层,第一源极区上表面设有第二源极区,衬底下表面设有漏极金属。本发明的优势在于,隧穿功率器件降低了器件关断时的漏电流;第一源极区与漂移区形成的肖特基接触改善了器件的第三象限特性,减小了器件的动态功耗;显著降低了功率器件的元胞宽度,具有更低的导通电阻,降低了器件的静态功耗;侧壁倾斜的第一源极区减弱了隧穿点的耗尽作用,同时削弱了静电屏蔽效应,提高了器件的正向导通电流。
-
公开(公告)号:CN112768517B
公开(公告)日:2022-06-21
申请号:CN201911065246.6
申请日:2019-11-04
Applicant: 东南大学 , 无锡华润上华科技有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种绝缘栅双极型晶体管,包括设于所述漂移区上的阳极第一导电类型区,所述阳极第一导电类型区包括第一区和第二区,所述阳极第二导电类型区包括第三区和第四区,所述第一区的掺杂浓度小于所述第二区,所述第三区的掺杂浓度小于所述第四区,所述第三区设于所述第四区和所述体区之间,所述第一区设于所述第四区下方,所述第二区设于所述第三区下方、且位于所述第一区和所述体区之间。本发明能够在线性电流区域提高注入效率,获得更低的导通压降;并且在饱和电流区域降低饱和电流,获得更大的安全工作区。
-
公开(公告)号:CN110176498B
公开(公告)日:2022-06-14
申请号:CN201910366654.9
申请日:2019-04-30
Applicant: 东南大学
IPC: H01L29/78 , H01L29/16 , H01L29/10 , H01L21/263 , H01L21/336 , H01L29/06
Abstract: 一种低导通电阻的沟槽碳化硅功率器件及其制造方法。其元胞结构包括,N型衬底,N型外延层,沟槽,沟槽侧壁设有石墨烯层,沟槽内部设有栅氧化层和多晶硅栅,多晶硅栅上方设有钝化层,沟槽两侧设有P型体区、N型源区和P型体接触区,石墨烯层下方设有P型屏蔽层,源区上表面设有源极金属,衬底下表面设有漏极金属。本发明使用电子束法,以金属和碳源气体辅助,在沟槽侧壁生长石墨烯层。本发明特征在于,沟槽侧壁的石墨烯层,降低了导通电阻。石墨烯层下方的屏蔽层,屏蔽了在器件关断状态时流过石墨烯层的电流,提升器件关断特性。使用了金属镍和碳源气体辅助生长石墨烯层,提高了石墨烯层的均匀性、厚度和生长速率。
-
公开(公告)号:CN109274376B
公开(公告)日:2022-03-11
申请号:CN201811031883.7
申请日:2018-09-05
Applicant: 东南大学
Abstract: 本发明公开了一种可压缩最大转换耗时的游标环型时间数字转换器,包括转换加速模块和可预置位的游标环型TDC。转换加速模块受外部延迟锁相环(DLL)的控制,通过判断输入时间与半量程的大小关系,将处理后的时间间隔提供给可预置位的游标环型TDC,并将计数初值配置为0或半量程从而完成预置数,再对处理后的输入时间间隔进行高精度量化,最终输出对应的数字码。相比于普通游标环型时间数字转换器,本发明的时间数字转换器的最大转换耗时降低至约为传统结构的一半。
-
-
-
-
-
-
-
-
-