应用于全数字锁相环的三段式时间放大时间数字转换器及转换方法

    公开(公告)号:CN116743159A

    公开(公告)日:2023-09-12

    申请号:CN202310655860.8

    申请日:2023-06-05

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于全数字锁相环的时间数字转换器及转换方法,首先采用高段延时链CTDC用于扩展输入量化范围,高段剩余时间误差通过一种Pulsetrain数字时间放大器进行放大,该时间放大器线性放大范围宽,增益稳定性好,无需校准,确保了TDC整体良好的线性度。利用中段门控延时链MTDC的寄存特性,将Pulsetrain数字时间放大器和传统边沿触发的高精度游标链TDC结合,实现高精度分辨率。其中门控延时链MTDC可缓冲高段剩余时间误差庞大时间量的压力,提取中段剩余误差时间后送入低段TDC实现精细量化。在精度一致的条件下,实现了更宽的量化范围,且无需对时间放大器进行校准。

    一种基于倒置计数型TDC的阵列电路

    公开(公告)号:CN119916338A

    公开(公告)日:2025-05-02

    申请号:CN202510060322.3

    申请日:2025-01-15

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于倒置计数型TDC的阵列电路,包括由像素单元组成的像素阵列、数据输出模块、同步信号产生模块、时序控制电路、初末相检测模块;所述每个像素单元包括主动淬灭接口电路AQC、低误码倒置计数型时间数字转换器TDC、数据传输通路切换模块;初末相检测模块包括每个TDC内含有的初相检测模块以及阵列公用的公共末相量化模块。每个TDC内含有的初相检测模块,可以对STOP信号上升沿时的初相误差进行细分辨,而公共末相模块则可以量化EN信号下降沿到来时的公共末项误差,从而提高TDC分辨率。可以在弱光、长距离传输的应用场景中,在不违背系统工作光学约束的前提下,扩展系统成像距离、降低系统功耗、降低TDC误码率、提高精度和解决时间同步问题。

    一种相关探测技术结合子母TDC的SPAD阵列宏像素读出电路

    公开(公告)号:CN117412196A

    公开(公告)日:2024-01-16

    申请号:CN202311288645.5

    申请日:2023-10-07

    Applicant: 东南大学

    Abstract: 本发明公开了一种相关探测技术结合子母TDC的SPAD阵列宏像素读出电路,包括AQC、时间窗生成电路、自恢复电路、子TDC、母TDC、相关探测电路、并转串电路。每个宏像素读出电路连接2x2SPAD,每个SPAD连接1个AQC,AQC淬灭被光子触发的SPAD后输出高电平,高电平经时间窗生成电路产生1个固定脉宽的脉冲,脉冲触发子TDC并启动相关探测来判断此次光子信息是否保留,如果保留则启动母TDC,否则复位子TDC并启动自恢复电路复位SPAD。该宏像素读出电路中子TDC测量不同SPAD探测到光子TOF的差模,母TDC测量TOF共模,在功耗和面积受限的情况下弥补传统相关探测导致的横向分辨率降低。

    一种应用于阵列读出电路的自由视窗选择方法

    公开(公告)号:CN116774564A

    公开(公告)日:2023-09-19

    申请号:CN202310733823.4

    申请日:2023-06-20

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于阵列读出电路的自由视窗选择方法,视窗选择电路结构包括配置模块、执行模块和传输模块。在阵列配置阶段,配置模块支持用户自定义窗口的大小与位置,执行模块依据配置信息激活窗口内的像素,并形成专用的数据传输通路;在阵列量化阶段,执行模块选择时间数字转换器量化光子飞行时间;在阵列传输阶段,传输模块依据窗口大小自适应调节传输的时长,将量化数据从专用的数据传输通路有序输出。视窗选择电路在保证阵列时间分辨率一致的前提下,可提供多样的空间分辨率与帧频选择,提升阵列的应用灵活性,降低系统功耗,且具有较好的可移植性。

Patent Agency Ranking