公开(公告)号：CN109274376B

公开(公告)日：2022-03-11

申请号：CN201811031883.7

申请日：2018-09-05

Applicant: 东南大学

Inventor： 吴金 ,  赵洋 ,  戴鹏飞 ,  郑丽霞 ,  孙伟锋

IPC: H03M1/50 ,  H03K5/135 ,  H03K19/21

Abstract: 本发明公开了一种可压缩最大转换耗时的游标环型时间数字转换器，包括转换加速模块和可预置位的游标环型TDC。转换加速模块受外部延迟锁相环(DLL)的控制，通过判断输入时间与半量程的大小关系，将处理后的时间间隔提供给可预置位的游标环型TDC，并将计数初值配置为0或半量程从而完成预置数，再对处理后的输入时间间隔进行高精度量化，最终输出对应的数字码。相比于普通游标环型时间数字转换器，本发明的时间数字转换器的最大转换耗时降低至约为传统结构的一半。

公开(公告)号：CN109274376A

公开(公告)日：2019-01-25

申请号：CN201811031883.7

申请日：2018-09-05

Applicant: 东南大学

Inventor： 吴金 ,  赵洋 ,  戴鹏飞 ,  郑丽霞 ,  孙伟锋

IPC: H03M1/50 ,  H03K5/135 ,  H03K19/21

Abstract: 本发明公开了一种可压缩最大转换耗时的游标环型时间数字转换器，包括转换加速模块和可预置位的游标环型TDC。转换加速模块受外部延迟锁相环(DLL)的控制，通过判断输入时间与半量程的大小关系，将处理后的时间间隔提供给可预置位的游标环型TDC，并将计数初值配置为0或半量程从而完成预置数，再对处理后的输入时间间隔进行高精度量化，最终输出对应的数字码。相比于普通游标环型时间数字转换器，本发明的时间数字转换器的最大转换耗时降低至约为传统结构的一半。