-
公开(公告)号：CN111220819B
公开(公告)日：2022-03-25
申请号：CN202010058948.8
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明涉及材料样品制备技术领域，特别涉及一种聚焦离子束切割制样方法。该方法包括：在经过预处理的样品薄片的表面沉积保护层，得到第一试样；确定所述第一试样的切割中心的位置；其中，所述切割中心为目标结构的定位中心；对所述第一试样进行切割。本申请实施例所述的聚焦离子束切割制样方法，在样品薄片的表面沉积保护层，有利于在制样过程中保护目标结构的完整性，通过确定目标结构的定位中心为切割中心，确保最终得到的样品中包含目标结构，提高制样成功率。
-
公开(公告)号：CN113917190A
公开(公告)日：2022-01-11
申请号：CN202111172714.7
申请日：2021-10-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于FIB设备定制AFM探针的方法及原子力显微镜。方法包括步骤：提供FIB设备，将针尖基底和悬臂梁基底固定于样品台上并置于FIB设备的工艺腔室内；利用聚焦离子束刻蚀从针尖基底上切取所需长度的针梢，且利用聚焦离子束刻蚀在悬臂梁基底的一端刻蚀出安装面；将针梢的一端放置于安装面上，并利用聚焦离子束沉积将针梢的一端和安装面相固定；利用聚焦离子束刻蚀对针梢进行轰击削尖，以将针梢加工成所需尺寸的针尖而得到所需的AFM探针。本发明利用FIB技术提供了一种针尖高度和曲率半径可控的AFM探针的制备方法，探针制备的灵活性大大提高，可用于定制各种特殊参数的AFM探针以满足不同的检测需求，有助于提高制备良率和降低制备成本。
-
公开(公告)号：CN111240392B
公开(公告)日：2021-07-27
申请号：CN202010058966.6
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本申请涉及阈值电压的调节方法、装置、CMOS器件、电子设备及存储介质，该方法通过在CMOS器件的阱区设置接触区；接触区用于和外部电源相连；若CMOS器件的当前工作温度处于预设温度范围内，对接触区施加偏压。如此，可以降低保证CMOS器件的阈值电压维持在正常工作范围内，且不需要额外的工艺调整，可以节约成本。
-
公开(公告)号：CN108494400B
公开(公告)日：2021-05-14
申请号：CN201810146750.8
申请日：2018-02-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03L7/26 , G06F30/367
Abstract: 本发明涉及一种锁相环电路单粒子敏感性的量化评估方法，其包括：步骤S1，通过电路仿真或示波器测试，获得锁相环在被辐照前的输出波形；步骤S2，对所述锁相环进行单粒子效应仿真或实验，捕获所述锁相环在被辐照后的输出波形；步骤S3，计算获得所述锁相环在被辐照前的相位偏移和所述锁相环在被辐照后的相位偏移；步骤S4，累加获得所述锁相环在被辐照前的累积相位偏移和所述锁相环在被辐照后的累积相位偏移；步骤S5，计算获得累积相位抖动；步骤S6，将所述累积相位抖动等效为一个阶跃响应，利用所述阶跃响应的稳定值量化评估锁相环电路的单粒子敏感性。本发明通过提出累计相位抖动的指标，实现了锁相环电路单粒子敏感性的全面量化评估。
-
公开(公告)号：CN112382666A
公开(公告)日：2021-02-19
申请号：CN202011225486.0
申请日：2020-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明涉及一种柔性器件及其制备方法，主要结构由上至下包括：基底层(1)、粘结层(2)、隔离区(3)、保护层(4)，及其包围的器件区，所述器件区包括源区和漏区(5)、体区(6)、栅介质层(7)、栅电极(8)、互连层(9)、第一连接电极(10)、第二连接电极(11)。本发明通过设置基底层和保护层对柔性器件形成保护，对其进行应力缓冲，能够防止外界的沾污、冲击等对器件功能层造成损伤，提高了柔性器件的可靠性和柔性。
-
Patent Agency Ranking
公开(公告)号：CN111725205A
公开(公告)日：2020-09-29
申请号：CN201910650593.9
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种对角线型双向SCR结构的ESD保护器件，包括N阱和P阱，所述N阱和所述P阱相邻设置；通过所述第二P+注入区和所述第二N+注入区构成T1端口，以及所述第一P+注入区和所述第一N+注入区构成T2端口，所述第二P+注入区、所述N阱、所述P阱和所述第一N+注入区形成SCR1通路，所述第一P+注入区、所述N阱、所述P阱和所述第二N+注入区形成SCR2通路；所述SCR1和所述SCR2通路呈对角线型结构，为芯片在各个方向的脉冲均提供了保护，实现了单器件对于输入/输出端口的双向保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
公开(公告)号：CN111403380A
公开(公告)日：2020-07-10
申请号：CN201910773021.X
申请日：2019-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本申请提供一种静电保护结构，包括：埋氧层、电阻和设置于埋氧层上的场效应晶体管和二极管组件，其中，场效应晶体管包括第一注入区、第一阱区、第二注入区、第二阱区和第三注入区，第一阱区与第二阱区均为低压阱区；第一阱区与第二阱区远离埋氧层的一面均设有绝缘层，第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端，栅极端为高压栅极端；第一注入区与第三注入区跨接引出源极端，源极端接地；第二注入区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地，二极管组件与场效应晶体管连接。基于本申请实施例，通过在场效应晶体管的栅极串接电阻，与漏极-栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管的导通均匀性。
-
公开(公告)号：CN111403379A
公开(公告)日：2020-07-10
申请号：CN201910722077.2
申请日：2019-08-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明公开了一种基于SOI工艺的静电放电保护结构，包括SOI衬底以及位于SOI衬底上的ESD保护器件；ESD保护器件包括第一导电区域、第二导电区域和第三导电区域，第一导电区域、第二导电区域和第三导电区域位于同一平面上，第三导电区域分别与第一导电区域和第二导电区域接触；第一导电区域上形成有第一电极，第二导电区域上形成有第二电极，第三导电区域的上方设有用于硅化物阻挡层，硅化物阻挡层将第一电极与第二电极隔离。本发明通过硅化物阻挡层将第一电极与第二电极隔离开，在发生ESD冲击时，寄生三极管导通，泄放ESD电流，对被保护电路起到保护作用。本发明的静电放电保护结构使得ESD电流流向更深区域，能够有效地提升器件的静电放电保护能力。
-
公开(公告)号：CN107947774B
公开(公告)日：2020-05-22
申请号：CN201711144435.3
申请日：2017-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/16 , H03K17/567 , H03K17/687
Abstract: 本发明提供一种用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路，其中该IGBT栅极驱动芯片包括低压侧窄脉冲产生模块、LDMOS电平移位模块和输出驱动模块，且该输出驱动模块的输出端通过一栅极电阻与一待驱动的IGBT的栅极相连，其特征在于，该噪声抑制电路包括：电压检测电路，其输入端接所述IGBT的栅极；下拉电路，其输入端接所述电压检测电路的输出端；RS触发器，其R端接所述下拉电路的第一输出端，S端接所述下拉电路的第二输出端，Q端接所述输出驱动模块的输入端。本发明利用dv/dt噪声和IGBT栅极电压之间存在的特定关系，通过检测IGBT栅极电压的变化区间实现对dv/dt噪声的滤除。
-
公开(公告)号：CN110890418A
公开(公告)日：2020-03-17
申请号：CN201911214247.2
申请日：2019-12-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有双埋氧层的晶体管结构及其制备方法，自上而下依次包括：顶层硅层，有源区，浅沟槽隔离区，有源区包括：位于顶层硅层上方的栅极、栅介质层，位于顶层硅层横向两端的源极和漏极；第一埋氧层；第二硅层；第二埋氧层；衬底硅层；还包括：依次贯穿浅沟槽隔离区、第一埋氧层的通孔，该通孔通过粒子注入或者掺杂，在第二硅层与通孔的界面处形成欧姆接触区；依次贯穿浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区；以及在衬底硅层与第二埋氧层的界面处形成的缺陷层。根据本发明提供的晶体管结构能够实现较低的衬底损耗和谐波噪声，使得器件在恶劣情况下实现较高的射频特性，与数字电路、模拟电路实现集成。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.049 seconds)
