-
公开(公告)号：CN104681598B
公开(公告)日：2019-12-10
申请号：CN201410688132.8
申请日：2014-11-25
Applicant: 瑞萨电子株式会社
IPC: H01L29/423 , H01L29/51 , H01L27/11565 , H01L27/11573 , H01L27/11568 , H01L29/792 , H01L21/28 , H01L21/336
Abstract: 本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种特性得到改进的具有非易失性存储器的半导体器件。在半导体器件中，非易失性存储器在控制栅极电极部与存储器栅极电极部之间具有高k绝缘膜(高介电常数膜)，而外围电路区域的晶体管具有高k/金属构造。布置在控制栅极电极部与存储器栅极电极部之间的高k绝缘膜，缓和了在存储器栅极电极部的在控制栅极电极部之侧的端部(角部)处的电场强度。这使得减少了电荷在电荷积累部(氮化硅膜)中的不均匀分布，并且改进了擦除精度。
-
公开(公告)号：CN104681598A
公开(公告)日：2015-06-03
申请号：CN201410688132.8
申请日：2014-11-25
Applicant: 瑞萨电子株式会社
IPC: H01L29/423 , H01L27/115 , H01L21/8247 , H01L21/28
Abstract: 本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种特性得到改进的具有非易失性存储器的半导体器件。在半导体器件中，非易失性存储器在控制栅极电极部与存储器栅极电极部之间具有高k绝缘膜(高介电常数膜)，而外围电路区域的晶体管具有高k/金属构造。布置在控制栅极电极部与存储器栅极电极部之间的高k绝缘膜，缓和了在存储器栅极电极部的在控制栅极电极部之侧的端部(角部)处的电场强度。这使得减少了电荷在电荷积累部(氮化硅膜)中的不均匀分布，并且改进了擦除精度。
-
公开(公告)号：CN101847437B
公开(公告)日：2012-06-20
申请号：CN201010113034.3
申请日：2005-05-27
Applicant: 瑞萨电子株式会社
CPC classification number: G11C16/0425 , G11C16/12 , G11C16/14 , G11C16/26 , G11C16/3454 , G11C16/3459
Abstract: 本发明涉及半导体存储器件的操作方法，提供用于使非易失性半导体存储器件稳定动作的动作方式。在分离式栅极结构的非易失性半导体存储器件中，在进行热空穴注入的情况下，使用没有时间变化的交点，进行热空穴注入动作的校验。由此，可以进行擦除状态的验证而不考虑经过时间变化。此外，通过多次在栅极部分上施加脉冲电压或多级阶跃电压来进行写入或写入/擦除。通过对所述第二栅极施加电压，将电子和空穴从所述第二沟道区域注入到所述电荷积蓄膜，从而进行写入；所述写入具有对于所述第二栅极一边改变电压一边进行电压施加的步骤。
-
公开(公告)号：CN101847437A
公开(公告)日：2010-09-29
申请号：CN201010113034.3
申请日：2005-05-27
Applicant: 瑞萨电子株式会社
CPC classification number: G11C16/0425 , G11C16/12 , G11C16/14 , G11C16/26 , G11C16/3454 , G11C16/3459
Abstract: 本发明涉及半导体存储器件的操作方法，提供用于使非易失性半导体存储器件稳定动作的动作方式。在分离式栅极结构的非易失性半导体存储器件中，在进行热空穴注入的情况下，使用没有时间变化的交点，进行热空穴注入动作的校验。由此，可以进行擦除状态的验证而不考虑经过时间变化。此外，通过多次在栅极部分上施加脉冲电压或多级阶跃电压来进行写入或写入/擦除。通过对所述第二栅极施加电压，将电子和空穴从所述第二沟道区域注入到所述电荷积蓄膜，从而进行写入；所述写入具有对于所述第二栅极一边改变电压一边进行电压施加的步骤。
-
公开(公告)号：CN112820732A
公开(公告)日：2021-05-18
申请号：CN202011270310.7
申请日：2020-11-13
Applicant: 瑞萨电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573
Abstract: 本公开涉及一种半导体器件。该半导体器件包括存储器单元，该存储器单元由具有分裂栅极型MONOS结构的FinFET构成，FinFET具有形成在多个鳍中的多个源极区域，并且多个源极区域通过源极线接触件共同连接。此外，FinFET具有形成在多个鳍中的多个漏极区域，多个漏极区域通过位线接触件共同连接，并且该FinFET构成1位的存储器单元。
-
Patent Agency Ranking
公开(公告)号：CN1728401B
公开(公告)日：2011-05-25
申请号：CN200510086030.X
申请日：2005-07-20
Applicant: 瑞萨电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L27/105 , H01L21/8239
CPC classification number: H01L27/11568 , G11C16/0433 , H01L21/2815 , H01L21/28273 , H01L21/28282 , H01L21/84 , H01L27/115 , H01L27/11521 , H01L27/1203 , H01L29/66825 , H01L29/66833 , H01L29/792
Abstract: 提供一种即使缩小存储单元也具有优良读出电流驱动能力的非易失性半导体存储器件。在分裂栅极结构的非易失性半导体存储器件中，在凸型衬底上形成存储栅极，将其侧面作为沟道使用。
-
公开(公告)号：CN107863125A
公开(公告)日：2018-03-30
申请号：CN201710722265.6
申请日：2017-08-22
Applicant: 瑞萨电子株式会社
Inventor： 久本大
Abstract: 本公开涉及半导体装置。提供了包括非易失性存储器单元的半导体装置，该非易失性存储器单元每个都包括具有优异存储器特征的FinFET。半导体装置包括：半导体衬底；每个都形成在半导体衬底中并且具有分裂栅极结构的存储器单元，该分裂栅极结构包括相对栅极型选择栅极电极、存储器栅极电极和一对端子；以及字线驱动器电路，该字线驱动器电路向存储器单元中的所选择的存储器单元的选择栅极电极供应选择电压，并且向存储器单元中的未选择的存储器单元的选择栅极电极供应未选择电压。字线驱动器电路将相对于半导体衬底中的电势为负或者正的电压作为未选择电压供应，以便使与未选择的存储器单元的选择栅极电极相对应的选择晶体管进入关断状态。
-
公开(公告)号：CN107612541A
公开(公告)日：2018-01-19
申请号：CN201710558581.4
申请日：2017-07-11
Applicant: 瑞萨电子株式会社
Inventor： 久本大
IPC: H03K19/0944 , H01L29/78 , H01L27/11
CPC classification number: H03K17/302 , G11C8/08 , G11C11/417 , G11C11/418 , G11C11/419 , H01L27/0886 , H03K17/161 , H03K2217/0036
Abstract: 本公开涉及半导体装置。一种半导体装置包括驱动器电路，具有多个FinFET；存储器单元，具有多个FinFET并通过字线中的每一个被提供来自驱动器电路的第一输出信号；第一电源配线，被提供有第一电源电位；第二电源配线，被提供有第二电源电位；和地电位设置电路，其耦合到第一电源配线、第二电源配线和驱动器电路，并且选择第一电源电位或第二电源电位以提供给驱动器电路作为工作电位。包括在驱动器电路中的FinFET的N型FinFET被提供有由地电位设置电路选择的第一电源电位或第二电源电位。
-
公开(公告)号：CN106486488A
公开(公告)日：2017-03-08
申请号：CN201610599922.8
申请日：2016-07-27
Applicant: 瑞萨电子株式会社
IPC: H01L27/115 , H01L27/11568
CPC classification number: H01L27/1157 , H01L21/28282 , H01L21/32133 , H01L27/11565 , H01L27/11573 , H01L29/42344 , H01L29/42368 , H01L29/66833 , H01L29/792 , H01L27/115 , H01L27/11568
Abstract: 本发明涉及半导体装置和半导体装置的制造方法，提高具有非易失性存储器的半导体装置的特性。如下构成具有配置于非易失性存储器的半导体基板的上方的控制栅极电极部(CG)以及存储器栅极电极部(MG)的半导体装置。在控制栅极电极部(CG)的下方的控制栅极绝缘膜(CGI)的存储器栅极电极部(MG)侧的端部设置厚膜部(CGIa)。根据上述构造，能够利用FN隧道消除方式在存储器栅极电极部(MG)的角部高效地注入空穴，也能够利用SSI注入方式在存储器栅极电极部(MG)的角部高效地注入电子。由此，能够缓和电子/空穴分布的不匹配，能够提高存储器单元的保留特性。
-
公开(公告)号：CN104934434A
公开(公告)日：2015-09-23
申请号：CN201510122287.X
申请日：2015-03-19
Applicant: 瑞萨电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11568 , H01L21/76224 , H01L21/76229 , H01L29/40117 , H01L29/42344 , H01L29/66545 , H01L29/66833 , H01L29/792
Abstract: 本发明的各个实施例涉及半导体器件及其制造方法。存储器栅极由第一存储器栅极和第二存储器栅极形成，该第一存储器栅极包括由第二绝缘膜和第一存储器栅极电极制成的第二栅极绝缘膜，该第二存储器栅极包括由第三绝缘膜和第二存储器栅极电极制成的第三栅极绝缘膜。此外，第二存储器栅极电极的下表面在水平高度上位于低于第一存储器栅极电极的下表面。结果，在擦除操作期间，电场集中在第一存储器栅极电极的定位更靠近选择栅极和半导体衬底的角部上，并且集中在第二存储器栅极电极的定位更靠近第一存储器栅极和半导体衬底的角部上。这使得易于将空穴注入到第二和第三绝缘膜中的每一个中。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.018 seconds)
