公开(公告)号：CN118434131A

公开(公告)日：2024-08-02

申请号：CN202410069490.4

申请日：2024-01-17

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  崔贤根 ,  金根楠 ,  韩珍优

IPC: H10B12/00

Abstract: 一种半导体器件包括：下衬底；在下衬底上的下电介质结构；在下衬底和下电介质结构之间的晶体管；在下电介质结构中的下接合焊盘；在下电介质结构上的上电介质结构；在上电介质结构上的上衬底；在上衬底和上电介质结构之间的存储单元结构；以及在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。

公开(公告)号：CN116249347A

公开(公告)日：2023-06-09

申请号：CN202211547941.8

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  姜泰逵 ,  金根楠 ,  朴成珉 ,  安泰炫 ,  李常铉 ,  张殷硕 ,  郑文泳 ,  郑义撤 ,  崔贤根

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。

公开(公告)号：CN112397517A

公开(公告)日：2021-02-23

申请号：CN202010824227.3

申请日：2020-08-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金志永 ,  安皓均 ,  李灿旻 ,  赵银珠 ,  金熙中 ,  慎重赞 ,  安泰炫 ,  崔贤根 ,  黄有商 ,  李基硕

IPC: H01L27/11521 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。

公开(公告)号：CN118434158A

公开(公告)日：2024-08-02

申请号：CN202410133615.5

申请日：2024-01-31

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  李基硕

IPC: H10B80/00 ,  H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00 ,  H01L23/48 ,  H01L23/535 ,  H01L21/768 ,  H01L21/50 ,  H01L21/60

Abstract: 公开了半导体器件及其制造方法。半导体器件包括：下接合结构，包括下衬底、在下衬底上的下电介质结构以及在下衬底和下电介质结构之间的晶体管；上接合结构，包括在下电介质结构上的上电介质结构，在上电介质结构上的上衬底以及在上衬底和上电介质结构之间的存储单元结构；在上接合结构上的连接结构；以及第一贯穿通路，将晶体管电连接到存储单元结构。晶体管与存储单元结构重叠。第一贯穿通路穿透上衬底和上电介质结构。

公开(公告)号：CN118434129A

公开(公告)日：2024-08-02

申请号：CN202311511610.3

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  金熙中 ,  朴硕韩 ,  李基硕 ,  郑文泳 ,  崔宰福 ,  崔贤根 ,  韩珍优

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10 ,  H01L23/498 ,  H01L23/528

Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。

公开(公告)号：CN118076100A

公开(公告)日：2024-05-24

申请号：CN202311529661.9

申请日：2023-11-16

Applicant: 三星电子株式会社

Inventor： 金炅焕 ,  崔贤根 ,  金根楠 ,  朴硕汉 ,  申硕浩 ,  慎重赞 ,  李基硕 ,  李相昊 ,  郑文泳

IPC: H10B12/00 ,  H10B53/30 ,  H10B53/40

Abstract: 提供了一种半导体器件。该半导体器件包括：下结构，包括位线；单元半导体主体，在下结构上与位线竖直地重叠；外围半导体主体，在下结构上，包括设置在与单元半导体主体的至少一部分相同水平上的部分；以及外围栅极，在外围半导体主体上，其中，外围半导体主体包括具有第一宽度的下区域、以及在下区域上具有大于第一宽度的第二宽度的上区域。

公开(公告)号：CN116249346A

公开(公告)日：2023-06-09

申请号：CN202211536107.9

申请日：2022-12-01

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  郑文泳 ,  文钟淏 ,  俞瀚植 ,  金根楠 ,  崔贤根

IPC: H10B12/00 ,  H10B63/00 ,  G11C5/02 ,  G11C11/401 ,  G11C13/00

Abstract: 一种半导体存储器件可以包括：单元阵列结构，包括电连接到存储单元的第一接合焊盘；以及外围电路结构，包括第二接合焊盘，该第二接合焊盘电连接到外围电路并接合到第一接合焊盘。单元阵列结构可以包括：堆叠，包括在垂直方向上堆叠的水平导电图案；包括垂直导电图案的垂直结构，垂直导电图案在垂直方向上与堆叠交叉；以及提供在覆盖堆叠的一部分的平坦化绝缘层中的电力电容器。

公开(公告)号：CN120018494A

公开(公告)日：2025-05-16

申请号：CN202411609068.X

申请日：2024-11-12

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  朴台镇 ,  金锡来 ,  金千培 ,  林晟洙 ,  张有娜 ,  郑贤容

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：第一结构，具有存储块区域和延伸区域；以及第二结构，具有外围电路区域。所述第一结构包括存储单元和字线。所述第二结构包括：半导体主体；贯通绝缘图案，位于所述半导体主体中；以及外围晶体管。所述第一结构和所述第二结构包括将所述字线电连接到所述外围晶体管的字线信号路径。所述字线信号路径包括：字线接触，在所述延伸区域中与所述字线接触；字线布线下结构，电连接到所述字线接触并且从所述延伸区域延伸到所述存储块区域中；以及字线布线连接结构，将所述字线布线下结构电连接到所述字线布线外围结构。

公开(公告)号：CN118742030A

公开(公告)日：2024-10-01

申请号：CN202410208467.9

申请日：2024-02-26

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李泓浚 ,  崔贤根 ,  金根楠 ,  南仁哲 ,  刘宝元 ,  韩珍优

IPC: H10B12/00

Abstract: 一种半导体器件包括：下衬底；存储单元结构，包括：字线，在下衬底上；位线，设置在下衬底上并且与字线交叉；以及单元电容器，连接到下衬底；上衬底，具有与下衬底相邻的后侧以及与后侧相对的前侧；电路元件，设置在上衬底的前侧上，并且在竖直方向上与存储单元结构重叠；以及通孔，穿透上衬底，并且将存储单元结构和电路元件彼此电连接。

公开(公告)号：CN118742029A

公开(公告)日：2024-10-01

申请号：CN202410164971.3

申请日：2024-02-05

Applicant: 三星电子株式会社

Inventor： 刘宝元 ,  朴硕汉 ,  李基硕 ,  崔贤根 ,  韩珍优

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种具有改进的集成和电特性的半导体存储器件。所述半导体存储器件包括：外围栅极结构；第一外围连接结构，其位于所述外围栅极结构上；数据存储图案，其位于所述第一外围连接结构上；有源图案，其包括在第一方向上彼此相反的第一表面和第二表面以及在第二方向上彼此相反的第一侧壁和第二侧壁，所述有源图案的第一表面连接到所述数据存储图案并面向基板；位线，其位于所述有源图案上、连接到所述有源图案的所述第二表面、并在所述第二方向上延伸；字线，其位于所述有源图案的第一侧壁上并在第三方向上延伸；第二外围连接结构，其连接到所述位线；以及连接焊盘，其连接到所述第二外围连接布线。