具有电气通孔件的半导体装置
    1.
    发明公开

    公开(公告)号:CN119447066A

    公开(公告)日:2025-02-14

    申请号:CN202410669847.2

    申请日:2024-05-28

    Abstract: 根据一些实施方式,提供了一种半导体装置,包括:第一半导体芯片,其包括第一通孔件和电连接至第一通孔件的第一前焊盘;以及第二半导体芯片,其设置在第一半导体芯片下方,并且包括衬底、设置在衬底下方的电路层、电路层下方的第二前焊盘、设置在衬底上并且电连接至对应的第一前焊盘的后焊盘、穿透衬底并且电连接至第二前焊盘的第二通孔件、以及电连接第二通孔件和后焊盘的后重分布层,其中,后焊盘中的至少一个在水平方向上与第二通孔件中的对应的一个间隔开,并且在竖直方向上与第一通孔件中的对应的一个重叠。

    多路径可访问半导体存储器设备及其邮箱访问控制方法

    公开(公告)号:CN101226519B

    公开(公告)日:2011-05-18

    申请号:CN200810002992.6

    申请日:2008-01-15

    CPC classification number: G11C5/02 G11C8/12

    Abstract: 提供了一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。所述半导体存储器设备包括N个端口、位于存储器单元阵列中的至少一个共享存储器区域、以及用于消息通信的N个邮箱区域。所述至少一个共享存储器区域操作性地连接到所述N个端口,并且可通过多个数据输入/输出线来访问,以形成所述至少一个共享存储器区域和一个端口之间的数据访问路径,所述一个端口在所述N个端口中具有对所述至少一个共享存储器区域的访问权限。所述N个邮箱区域按与所述N个端口一一对应的方式而被提供,并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时,可通过所述多个数据输入/输出线访问所述N个邮箱区域。可以获得邮箱的高效布局和高效消息访问路径。

    半导体装置
    5.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN117316216A

    公开(公告)日:2023-12-29

    申请号:CN202310091427.6

    申请日:2023-02-02

    Abstract: 提供半导体装置。所述半导体装置包括序列数据生成器和码元改变器,序列数据生成器被配置为生成关于多条数据线的序列数据。码元改变器被配置为通过针对所述多条数据线中的每条用替代码元替换序列数据内具有预定码元的每个位流来从序列数据生成训练模式。序列数据生成器可包括序列生成器,序列生成器被配置为基于每个时钟循环的种子值来生成伪随机二进制序列(PRBS)。

    半导体存储器封装、存储器件和半导体存储器系统

    公开(公告)号:CN107591174B

    公开(公告)日:2021-08-31

    申请号:CN201710554739.0

    申请日:2017-07-07

    Inventor: 吴致成 金锡

    Abstract: 一种半导体存储器封装包括:基底层,与存储器控制器通信;至少一个存储器层,堆叠在基底层上;以及至少一个硅通孔,穿过所述至少一个存储器层,其中,用于与存储器控制器交换信号的至少一个信号凸块设置在基底层的与存储器控制器相邻的第一区域中,以及其中第一区域对应于基底层的边缘区域,以及用于从半导体存储器封装的外部接收用于对信号执行信号处理操作的电力的电源凸块设置在基底层的接触所述至少一个硅通孔的第二区域中,其中第二区域对应于基底层的除边缘区域以外的区域。

    多路径可访问半导体存储器设备及其邮箱访问控制方法

    公开(公告)号:CN101226519A

    公开(公告)日:2008-07-23

    申请号:CN200810002992.6

    申请日:2008-01-15

    CPC classification number: G11C5/02 G11C8/12

    Abstract: 提供了一种具有邮箱区域的多路径可访问半导体存储器设备及其邮箱访问控制方法。所述半导体存储器设备包括N个端口、位于存储器单元阵列中的至少一个共享存储器区域、以及用于消息通信的N个邮箱区域。所述至少一个共享存储器区域操作性地连接到所述N个端口,并且可通过多个数据输入/输出线来访问,以形成所述至少一个共享存储器区域和一个端口之间的数据访问路径,所述一个端口在所述N个端口中具有对所述至少一个共享存储器区域的访问权限。所述N个邮箱区域按与所述N个端口一一对应的方式而被提供,并且当所述至少一个共享存储器区域的预定区域的地址被应用于所述半导体存储器设备时,可通过所述多个数据输入/输出线访问所述N个邮箱区域。可以获得邮箱的高效布局和高效消息访问路径。

    半导体存储器装置和包括半导体存储器装置的存储器系统

    公开(公告)号:CN117437966A

    公开(公告)日:2024-01-23

    申请号:CN202310594310.X

    申请日:2023-05-24

    Abstract: 提供半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列、片上纠错码(ECC)引擎和控制逻辑电路。片上ECC引擎包括第一锁存器和第二锁存器。控制逻辑电路响应于第一模式寄存器设置命令而将所述半导体存储器装置设置为测试模式。在测试模式下,片上ECC引擎切断与存储器单元阵列的连接,接收测试数据,将测试数据存储在第一锁存器中,响应于读取命令,对存储在第一锁存器中的测试数据和存储在第二锁存器中的测试奇偶校验数据执行ECC解码,并且向外部装置提供严重度信号,严重度信号指示测试数据和测试奇偶校验数据是否包括至少一个错误位并且所述至少一个错误位是否可校正。

    半导体存储器装置和包括半导体存储器装置的存储器系统

    公开(公告)号:CN115482870A

    公开(公告)日:2022-12-16

    申请号:CN202210553274.8

    申请日:2022-05-19

    Abstract: 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列和循环冗余校验(CRC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中:检测通过链路从半导体存储器装置外部的存储器控制器提供的主数据和系统奇偶校验数据中的错误,基于系统奇偶校验数据生成错误标志并将错误标志发送到存储器控制器,错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。

Patent Agency Ranking