公开(公告)号：US09437677B2

公开(公告)日：2016-09-06

申请号：US13604739

申请日：2012-09-06

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

IPC分类号： H01L29/775 ,  B82Y99/00 ,  H01L29/06 ,  H01L21/84 ,  H01L27/12 ,  H01L29/47 ,  H01L29/66 ,  H01L29/78 ,  B82Y30/00 ,  B82Y40/00 ,  B82Y10/00 ,  H01L51/00 ,  H01L51/05

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/47 ,  H01L29/6675 ,  H01L29/7839 ,  H01L51/0048 ,  H01L51/0516 ,  H01L51/0558 ,  H01L51/057 ,  Y10S977/762 ,  Y10S977/938

摘要： A semiconductor device includes a substrate, a nanowire, a first structure, and a second structure. The nanowire is suspended between the first structure and the second structure, where the first structure and the second structure overly the substrate, where the nanowire includes a layer on a surface of the nanowire, where the layer includes at least one of silicide and carbide, where the layer has a substantially uniform shape.

摘要翻译： 半导体器件包括衬底，纳米线，第一结构和第二结构。 纳米线悬挂在第一结构和第二结构之间，其中第一结构和第二结构超过衬底，其中纳米线包括纳米线表面上的层，其中该层包括硅化物和碳化物中的至少一种， 其中该层具有基本均匀的形状。

公开(公告)号：US08900935B2

公开(公告)日：2014-12-02

申请号：US13013067

申请日：2011-01-25

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

IPC分类号： H01L29/775 ,  H01L21/336 ,  H01L51/05 ,  H01L29/78 ,  B82Y40/00 ,  H01L29/66 ,  H01L29/06 ,  H01L27/12 ,  H01L29/47 ,  H01L21/84 ,  B82Y30/00 ,  H01L51/00

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/47 ,  H01L29/6675 ,  H01L29/7839 ,  H01L51/0048 ,  H01L51/0516 ,  H01L51/0558 ,  H01L51/057 ,  Y10S977/762 ,  Y10S977/938

摘要： In one exemplary embodiment, a method includes: providing a semiconductor device having a substrate, a nanowire, a first structure and a second structure, where the nanowire is suspended between the first structure and the second structure, where the first structure and the second structure overly the substrate; and performing atomic layer deposition to deposit a film on at least a portion of the semiconductor device, where performing atomic layer deposition to deposit the film includes performing atomic layer deposition to deposit the film on at least a surface of the nanowire.

摘要翻译： 在一个示例性实施例中，一种方法包括：提供具有衬底，纳米线，第一结构和第二结构的半导体器件，其中纳米线悬挂在第一结构和第二结构之间，其中第一结构和第二结构 过度的底物; 以及进行原子层沉积以在所述半导体器件的至少一部分上沉积膜，其中进行原子层沉积以沉积所述膜包括进行原子层沉积以将所述膜沉积在所述纳米线的至少一个表面上。

公开(公告)号：US20120326125A1

公开(公告)日：2012-12-27

申请号：US13604739

申请日：2012-09-06

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

IPC分类号： H01L29/775 ,  H01L21/30 ,  B82Y99/00

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/47 ,  H01L29/6675 ,  H01L29/7839 ,  H01L51/0048 ,  H01L51/0516 ,  H01L51/0558 ,  H01L51/057 ,  Y10S977/762 ,  Y10S977/938

摘要： A semiconductor device includes a substrate, a nanowire, a first structure, and a second structure. The nanowire is suspended between the first structure and the second structure, where the first structure and the second structure overly the substrate, where the nanowire includes a layer on a surface of the nanowire, where the layer includes at least one of silicide and carbide, where the layer has a substantially uniform shape.

摘要翻译： 半导体器件包括衬底，纳米线，第一结构和第二结构。 纳米线悬挂在第一结构和第二结构之间，其中第一结构和第二结构超过衬底，其中纳米线包括纳米线表面上的层，其中该层包括硅化物和碳化物中的至少一种， 其中该层具有基本均匀的形状。

公开(公告)号：US20120187375A1

公开(公告)日：2012-07-26

申请号：US13013067

申请日：2011-01-25

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang ,  Yu Zhu

IPC分类号： H01L29/775 ,  H01L21/335 ,  B82Y99/00

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/47 ,  H01L29/6675 ,  H01L29/7839 ,  H01L51/0048 ,  H01L51/0516 ,  H01L51/0558 ,  H01L51/057 ,  Y10S977/762 ,  Y10S977/938

摘要： In one exemplary embodiment, a method includes: providing a semiconductor device having a substrate, a nanowire, a first structure and a second structure, where the nanowire is suspended between the first structure and the second structure, where the first structure and the second structure overly the substrate; and performing atomic layer deposition to deposit a film on at least a portion of the semiconductor device, where performing atomic layer deposition to deposit the film includes performing atomic layer deposition to deposit the film on at least a surface of the nanowire.

摘要翻译： 在一个示例性实施例中，一种方法包括：提供具有衬底，纳米线，第一结构和第二结构的半导体器件，其中纳米线悬挂在第一结构和第二结构之间，其中第一结构和第二结构 过度的底物; 以及进行原子层沉积以在所述半导体器件的至少一部分上沉积膜，其中进行原子层沉积以沉积所述膜包括进行原子层沉积以将所述膜沉积在所述纳米线的至少一个表面上。

公开(公告)号：US20130115732A1

公开(公告)日：2013-05-09

申请号：US13289324

申请日：2011-11-04

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang

IPC分类号： H01L31/18 ,  B32B33/00 ,  C23F1/04

CPC分类号： H01L31/02363 ,  Y02E10/50

摘要： Multi-crystalline silicon processing techniques are provided. In one aspect, a method for roughening a multi-crystalline silicon surface is provided. The method includes the following steps. The multi-crystalline silicon surface is coated with a diblock copolymer. The diblock copolymer is annealed to form nanopores therein. The multi-crystalline silicon surface is etched through the nanopores in the diblock copolymer to roughen the multi-crystalline silicon surface. The diblock copolymer is removed. A multi-crystalline silicon substrate with a roughened surface having a plurality of peaks and troughs is also provided, wherein a distance from one peak to an adjacent peak on the roughened surface is from about 20 nm to about 400 nm.

摘要翻译： 提供多晶硅加工技术。 一方面，提供了一种使多晶硅表面粗糙化的方法。 该方法包括以下步骤。 多晶硅表面涂有二嵌段共聚物。 将二嵌段共聚物退火以在其中形成纳米孔。 通过二嵌段共聚物中的纳米孔蚀刻多晶硅表面以粗糙化多晶硅表面。 除去二嵌段共聚物。 还提供了具有多个峰和谷的具有粗糙表面的多晶硅衬底，其中粗糙表面上的一个峰到相邻峰的距离为约20nm至约400nm。

公开(公告)号：US08802482B2

公开(公告)日：2014-08-12

申请号：US13289324

申请日：2011-11-04

申请人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang

发明人： Dechao Guo ,  Zhengwen Li ,  Kejia Wang ,  Zhen Zhang

IPC分类号： H01L21/00

CPC分类号： H01L31/02363 ,  Y02E10/50

摘要： Multi-crystalline silicon processing techniques are provided. In one aspect, a method for roughening a multi-crystalline silicon surface is provided. The method includes the following steps. The multi-crystalline silicon surface is coated with a diblock copolymer. The diblock copolymer is annealed to form nanopores therein. The multi-crystalline silicon surface is etched through the nanopores in the diblock copolymer to roughen the multi-crystalline silicon surface. The diblock copolymer is removed. A multi-crystalline silicon substrate with a roughened surface having a plurality of peaks and troughs is also provided, wherein a distance from one peak to an adjacent peak on the roughened surface is from about 20 nm to about 400 nm.

摘要翻译： 提供多晶硅加工技术。 一方面，提供了一种使多晶硅表面粗糙化的方法。 该方法包括以下步骤。 多晶硅表面涂有二嵌段共聚物。 将二嵌段共聚物退火以在其中形成纳米孔。 通过二嵌段共聚物中的纳米孔蚀刻多晶硅表面以粗糙化多晶硅表面。 除去二嵌段共聚物。 还提供了具有多个峰和谷的具有粗糙表面的多晶硅衬底，其中粗糙表面上的一个峰到相邻峰的距离为约20nm至约400nm。

公开(公告)号：US08592266B2

公开(公告)日：2013-11-26

申请号：US12912963

申请日：2010-10-27

申请人： Zhengwen Li ,  Dechao Guo ,  Randolph F. Knarr ,  Chengwen Pei ,  Gan Wang ,  Yanfeng Wang ,  Keith Kwong Hon Wong ,  Jian Yu ,  Jun Yuan

发明人： Zhengwen Li ,  Dechao Guo ,  Randolph F. Knarr ,  Chengwen Pei ,  Gan Wang ,  Yanfeng Wang ,  Keith Kwong Hon Wong ,  Jian Yu ,  Jun Yuan

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/42368 ,  H01L29/42376 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606 ,  H01L29/78 ,  H01L29/7833

摘要： In a replacement gate scheme, a continuous material layer is deposited on a bottom surface and a sidewall surface in a gate cavity. A vertical portion of the continuous material layer is removed to form a gate component of which a vertical portion does not extend to a top of the gate cavity. The gate component can be employed as a gate dielectric or a work function metal portion to form a gate structure that enhances performance of a replacement gate field effect transistor.

公开(公告)号：US20120104469A1

公开(公告)日：2012-05-03

申请号：US12912963

申请日：2010-10-27

申请人： Zhengwen Li ,  Dechao Guo ,  Randolph F. Knarr ,  Chengwen Pei ,  Gan Wang ,  Yanfeng Wang ,  Keith Kwong Hon Wong ,  Jian Yu ,  Jun Yuan

发明人： Zhengwen Li ,  Dechao Guo ,  Randolph F. Knarr ,  Chengwen Pei ,  Gan Wang ,  Yanfeng Wang ,  Keith Kwong Hon Wong ,  Jian Yu ,  Jun Yuan

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/42368 ,  H01L29/42376 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606 ,  H01L29/78 ,  H01L29/7833

摘要： In a replacement gate scheme, a continuous material layer is deposited on a bottom surface and a sidewall surface in a gate cavity. A vertical portion of the continuous material layer is removed to form a gate component of which a vertical portion does not extend to a top of the gate cavity. The gate component can be employed as a gate dielectric or a work function metal portion to form a gate structure that enhances performance of a replacement gate field effect transistor.

摘要翻译： 在替代栅极方案中，连续材料层沉积在栅极腔中的底表面和侧壁表面上。 去除连续材料层的垂直部分以形成垂直部分不延伸到栅极腔的顶部的栅极部件。 栅组件可以用作栅极电介质或功函数金属部分，以形成增强替代栅极场效应晶体管的性能的栅极结构。

公开(公告)号：US20120007181A1

公开(公告)日：2012-01-12

申请号：US12834428

申请日：2010-07-12

申请人： Jin Cai ,  Dechao Guo ,  Marwan H. Khater ,  Christian Lavoie ,  Zhen Zhang

发明人： Jin Cai ,  Dechao Guo ,  Marwan H. Khater ,  Christian Lavoie ,  Zhen Zhang

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L29/66772 ,  H01L29/458 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66621

摘要： A method for forming a field effect transistor (FET) includes forming a dummy gate on a top semiconductor layer of a semiconductor on insulator substrate; forming source and drain regions in the top semiconductor layer, wherein the source and drain regions are located in the top semiconductor layer on either side of the dummy gate; forming a supporting material over the source and drain regions adjacent to the dummy gate; removing the dummy gate to form a gate opening, wherein a channel region of the top semiconductor layer is exposed through the gate opening; thinning the channel region of the top semiconductor layer through the gate opening; and forming gate spacers and a gate in the gate opening over the thinned channel region.

摘要翻译： 一种形成场效应晶体管（FET）的方法包括在绝缘体上半导体衬底的顶部半导体层上形成一个虚拟栅极; 在顶部半导体层中形成源极和漏极区域，其中源极和漏极区域位于虚拟栅极的任一侧的顶部半导体层中; 在与所述虚拟栅极相邻的所述源极和漏极区域上形成支撑材料; 去除所述伪栅极以形成栅极开口，其中所述顶部半导体层的沟道区域通过所述栅极开口暴露; 通过栅极开口来稀薄顶部半导体层的沟道区域; 以及在所述变薄的通道区域上的所述栅极开口中形成栅极间隔物和栅极。

公开(公告)号：US20110316565A1

公开(公告)日：2011-12-29

申请号：US12825527

申请日：2010-06-29

申请人： Dechao Guo ,  Christian Lavoie ,  Christine Qiqing Ouyang ,  Yanning Sun ,  Zhen Zhang

发明人： Dechao Guo ,  Christian Lavoie ,  Christine Qiqing Ouyang ,  Yanning Sun ,  Zhen Zhang

IPC分类号： G01R27/26 ,  H01L21/338 ,  H01L29/772 ,  H01L29/775

CPC分类号： G01N27/4145 ,  G01N27/4146 ,  H01L29/0673

摘要： A Schottky junction silicon nanowire field-effect biosensor/molecule detector with a nanowire thickness of 10 nanometer or less and an aligned source/drain workfunction for increased sensitivity. The nanowire channel is coated with a surface treatment to which a molecule of interest absorbs, which modulates the conductivity of the channel between the Schottky junctions sufficiently to qualitatively and quantitatively measure the presence and amount of the molecule.

摘要翻译： 肖特基结的硅纳米线场效应生物传感器/分子检测器，纳米线厚度为10纳米或更小，并具有对准的源极/漏极功能，以提高灵敏度。 纳米线通道涂覆有目标分子吸收的表面处理，其可以充分调节肖特基结之间的通道的电导率以定性和定量地测量分子的存在和量。