知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

26 条记录 (耗时 0.023 秒)

    Method of fabricating semiconductor device
    1.
    发明授权
    Method of fabricating semiconductor device 有权
    制造半导体器件的方法

    公开(公告)号：US08043922B2

    公开(公告)日：2011-10-25

    申请号：US12696886

    申请日：2010-01-29

    申请人： Jun-bum Lee ,  Tae-hong Ha ,  Seong-hwee Cheong

    发明人： Jun-bum Lee ,  Tae-hong Ha ,  Seong-hwee Cheong

    IPC分类号： H01L21/336

    CPC分类号： H01L29/6656 ,  H01L21/823425 ,  H01L27/1052 ,  H01L27/11536 ,  H01L29/6653

    摘要： A method of fabricating a semiconductor device, can be provided by forming gate structures for transistors on a semiconductor substrate in a cell region and in a peripheral circuit region. An offset spacer can be formed including a first material on the gate structures. A first ion implantation can be done using the gate structures and the offset spacer as an ion implantation mask to form source/drain regions. A material layer can be formed including a second material on the semiconductor substrate and on the gate structures. A material layer can be formed of a third material, having an etch selectivity with respect to the second material, on the material layer of the second material. An etch-back can be performed the material layer comprising the third material in the cell region and in the peripheral region, to simultaneously expose the source/drains region in the peripheral region and not expose the source/drain regions in the cell region.

    摘要翻译： 可以通过在单元区域和外围电路区域中的半导体衬底上形成用于晶体管的栅极结构来提供制造半导体器件的方法。 可以在栅极结构上形成包括第一材料的偏移间隔物。 可以使用栅极结构和偏移间隔物作为离子注入掩模来进行第一离子注入以形成源极/漏极区域。 可以在半导体衬底上和门结构上形成包括第二材料的材料层。 材料层可以由第二材料的材料层上具有相对于第二材料的蚀刻选择性的第三材料形成。 可以在单元区域和外围区域中执行包括第三材料的材料层的回蚀，以同时暴露外围区域中的源极/漏极区域，并且不暴露电池区域中的源极/漏极区域。

    METHODS OF FORMING A GATE STRUCTURE
    2.
    发明申请
    METHODS OF FORMING A GATE STRUCTURE 有权
    形成门结构的方法

    公开(公告)号：US20110171818A1

    公开(公告)日：2011-07-14

    申请号：US13053923

    申请日：2011-03-22

    申请人： Tae-Ho Cha ,  Seong-Hwee Cheong ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hee-Sook Park ,  Jong-Min Baek

    发明人： Tae-Ho Cha ,  Seong-Hwee Cheong ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hee-Sook Park ,  Jong-Min Baek

    IPC分类号： H01L21/336

    CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

    摘要： A method of forming a gate structure can be provided by forming a tunnel insulation layer on a substrate and forming a floating gate on the tunnel insulation layer. A dielectric layer pattern can be on the floating gate and a control gate can be formed on the dielectric layer pattern, which can be provided by forming a first conductive layer pattern on the dielectric layer pattern. A metal ohmic layer pattern can be formed on the first conductive layer pattern. A diffusion preventing layer pattern can be formed on the metal ohmic layer pattern. An amorphous layer pattern can be formed on the diffusion preventing layer pattern forming a second conductive layer pattern on the amorphous layer pattern. The floating gate can be further formed by forming an additional first conductive layer pattern on the tunnel insulation layer. An additional metal ohmic layer pattern can be formed on the additional first conductive layer pattern. An additional diffusion preventing layer can be formed pattern on the additional metal ohmic layer pattern. An additional amorphous layer pattern can be formed on the additional diffusion preventing layer pattern and an additional second conductive layer pattern can be formed on the additional amorphous layer pattern.

    摘要翻译： 可以通过在衬底上形成隧道绝缘层并在隧道绝缘层上形成浮栅来提供形成栅极结构的方法。 电介质层图案可以在浮动栅极上，并且可以在介电层图案上形成控制栅极，其可以通过在电介质层图案上形成第一导电层图案来提供。 可以在第一导电层图案上形成金属欧姆层图案。 可以在金属欧姆层图案上形成扩散防止层图案。 可以在形成非晶层图案上的第二导电层图案的扩散防止层图案上形成非晶层图案。 可以通过在隧道绝缘层上形成附加的第一导电层图案来进一步形成浮栅。 另外的金属欧姆层图案可以形成在附加的第一导电层图案上。 附加的扩散防止层可以在附加金属欧姆层图案上形成图案。 可以在附加的防扩散层图案上形成附加的非晶层图案，并且可以在附加的非晶层图案上形成附加的第二导电层图案。

    Methods of fabricating semiconductor devices including contact plugs having laterally extending portions and related devices
    4.
    发明申请
    Methods of fabricating semiconductor devices including contact plugs having laterally extending portions and related devices 有权
    制造半导体器件的方法，包括具有横向延伸部分的接触插塞和相关器件

    公开(公告)号：US20060246710A1

    公开(公告)日：2006-11-02

    申请号：US11409685

    申请日：2006-04-24

    申请人： Seong-Hwee Cheong ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jin-Ho Park

    发明人： Seong-Hwee Cheong ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jin-Ho Park

    IPC分类号： H01L21/4763 ,  H01L21/76

    CPC分类号： H01L27/1108 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76843 ,  H01L21/76846 ,  H01L27/0688 ,  H01L27/11

    摘要： In a method of forming an integrated circuit device, an opening is formed extending through a first and a second insulating layers and through a semiconductor layer therebetween to a surface of a substrate. The opening includes a recess in a sidewall thereof between the first and second insulating layers adjacent the semiconductor layer. A conductive plug is formed on the sidewall of the opening and on the surface of the substrate and laterally extending into the recess between the first and second insulating layers to contact the semiconductor layer. The semiconductor layer may be selectively etched at the sidewall without substantially etching the first and second insulating layers at the sidewall of the opening to form the recess between the first and second insulating layers. Related devices are also discussed.

    摘要翻译： 在形成集成电路器件的方法中，形成延伸穿过第一和第二绝缘层并且穿过其间的半导体层到基板表面的开口。 开口包括在与半导体层相邻的第一和第二绝缘层之间的侧壁中的凹部。 导电插塞形成在开口的侧壁和基板的表面上，并横向延伸到第一和第二绝缘层之间的凹部中以接触半导体层。 可以在侧壁处选择性地蚀刻半导体层，而不必在开口的侧壁基本上蚀刻第一和第二绝缘层，以在第一和第二绝缘层之间形成凹部。 还讨论了相关设备。