公开(公告)号：US20110026243A1

公开(公告)日：2011-02-03

申请号：US12847464

申请日：2010-07-30

申请人： Kum Tae Lee ,  Kyung Min Koh ,  Min Sang Kim ,  Bang gun Kim ,  Nam Seok Oh ,  Tae jin Kim

发明人： Kum Tae Lee ,  Kyung Min Koh ,  Min Sang Kim ,  Bang gun Kim ,  Nam Seok Oh ,  Tae jin Kim

IPC分类号： G02F1/13357

CPC分类号： G02B6/0051 ,  G02B6/0046 ,  G02B6/008 ,  G02B6/0088 ,  G02B6/0091

摘要： A backlight unit according to an embodiment includes: a plurality of optical assemblies each including a light source generating light, a light guide plate having a first part through which light travels inside and a second part diffusing upward the light traveling inside through the first part; and a diffusion pattern selectively disposed at the portions corresponding to interfaces between the light guide plates on the optical assemblies.

摘要翻译： 根据实施例的背光单元包括：多个光学组件，每个光学组件包括产生光的光源;导光板，其具有第一部分，光通过其内部传播;第二部分向上扩散通过第一部分向内行进的光; 以及选择性地设置在对应于光学组件上的导光板之间的界面的部分的扩散图案。

公开(公告)号：US20100221876A1

公开(公告)日：2010-09-02

申请号：US12754128

申请日：2010-04-05

申请人： Sung-Min Kim ,  Dong-Gun Park ,  Dong-Won Kim ,  Min-Sang Kim ,  Eun-jung Yun

发明人： Sung-Min Kim ,  Dong-Gun Park ,  Dong-Won Kim ,  Min-Sang Kim ,  Eun-jung Yun

IPC分类号： H01L21/8234 ,  H01L21/86

CPC分类号： H01L27/10876 ,  H01L21/823437 ,  H01L21/823487 ,  H01L21/84 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/66621

摘要： In semiconductor devices, and methods of formation thereof, both planar-type memory devices and vertically oriented thin body devices are formed on a common semiconductor layer. In a memory device, for example, it is desirable to have planar-type transistors in a peripheral region of the device, and vertically oriented thin body transistor devices in a cell region of the device. In this manner, the advantageous characteristics of each type of device can be applied to appropriate functions of the memory device.

摘要翻译： 在半导体器件及其形成方法中，平面型存储器件和垂直取向的薄体器件都形成在公共半导体层上。 在存储器件中，例如，希望在器件的外围区域中具有平面型晶体管，并且在器件的单元区域中具有垂直取向的薄体晶体管器件。 以这种方式，每种类型的装置的有利特征可以应用于存储装置的适当功能。

公开(公告)号：US07655988B2

公开(公告)日：2010-02-02

申请号：US11241179

申请日：2005-09-30

申请人： Se-myeong Jang ,  Woun-suck Yang ,  Min-sang Kim

发明人： Se-myeong Jang ,  Woun-suck Yang ,  Min-sang Kim

IPC分类号： H01L27/088

CPC分类号： H01L29/7851 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66818

摘要： A multi-channel transistor device and a method of manufacturing the same are provided. The method of a manufacturing a multi-channel transistor device includes defining an active region in a semiconductor substrate by forming an isolation layer exposing an upper side portion of the active region. An active expanding region is formed on the exposed upper side portion of the active region by selective epitaxial growth (SEG). A portion of the active region is selectively etched to define first channel bars in the active expanding region that extend between first and second laterally separated portions of the active region and a second channel bar that is an unetched portion of the active region. A portion of the isolation layer is selectively removed such as to expose side portions of the second channel bar and bottom surface portions of the first channel bars. A gate is formed on the first and second channel bars with a gate dielectric layer between the gate and the channel bars. A source/drain region is formed in a region of the active expanding region adjacent to the gate, thereby resulting in a multi-channel transistor structure.

摘要翻译： 提供了多通道晶体管器件及其制造方法。 制造多通道晶体管器件的方法包括通过形成暴露有源区的上侧部分的隔离层来限定半导体衬底中的有源区。 通过选择性外延生长（SEG）在有源区的暴露的上侧部分上形成有源扩展区。 有源区域的一部分被选择性地蚀刻以限定在有源扩展区域中的第一通道条，该有源扩展区域在有源区域的第一和第二横向分离部分之间延伸，而第二通道条是有源区的未蚀刻部分。 选择性地去除隔离层的一部分，以暴露第二通道杆的侧部和第一通道杆的底表面部分。 栅极形成在第一和第二沟道条上，栅极介电层和沟道条之间具有栅极电介质层。 源极/漏极区域形成在与栅极相邻的有源扩展区域的区域中，从而形成多沟道晶体管结构。

公开(公告)号：US20090237980A1

公开(公告)日：2009-09-24

申请号：US12392780

申请日：2009-02-25

申请人： Min-Sang KIM ,  Ji-Myoung LEE ,  Hyun-Jun BAE ,  Dong-Won KIM ,  Jun SEO ,  Weonwi JANG ,  Keun-Hwi CHO

发明人： Min-Sang KIM ,  Ji-Myoung LEE ,  Hyun-Jun BAE ,  Dong-Won KIM ,  Jun SEO ,  Weonwi JANG ,  Keun-Hwi CHO

IPC分类号： G11C11/24 ,  G11C11/00 ,  G11C11/416

CPC分类号： H01L28/40 ,  H01L27/10894

摘要： A memory device includes a storage node, a first electrode, and a second electrode formed in a memory cell, the storage node stores electrical charges, the first electrode comprising a first portion electrically connected to a second portion, the first portion moves to connect to the storage node when the second electrode is energized.

摘要翻译： 存储装置包括存储节点，第一电极和形成在存储单元中的第二电极，所述存储节点存储电荷，所述第一电极包括电连接到第二部分的第一部分，所述第一部分移动以连接到 当第二电极通电时的存储节点。

公开(公告)号：US07361956B2

公开(公告)日：2008-04-22

申请号：US10982554

申请日：2004-11-05

申请人： Chang-Woo Oh ,  Dong-Gun Park ,  Jeong-Dong Choe ,  Min-Sang Kim ,  Sung-Min Kim

发明人： Chang-Woo Oh ,  Dong-Gun Park ,  Jeong-Dong Choe ,  Min-Sang Kim ,  Sung-Min Kim

IPC分类号： H01L27/01 ,  H01L27/12 ,  H01L31/0392

CPC分类号： H01L21/823481 ,  H01L21/76283 ,  H01L29/1079 ,  H01L29/78

摘要： Embodiments of the invention include a partially insulated field effect transistor and a method of fabricating the same. According to some embodiments, a semiconductor substrate is formed by sequentially stacking a bottom semiconductor layer, a sacrificial layer, and a top semiconductor layer. The sacrificial layer may be removed to form a buried gap region between the bottom semiconductor layer and the top semiconductor layer. Then, a transistor may be formed on the semiconductor substrate. The sacrificial layer may be a crystalline semiconductor formed by an epitaxial growth technology.

摘要翻译： 本发明的实施例包括部分绝缘的场效应晶体管及其制造方法。 根据一些实施例，通过顺序堆叠底部半导体层，牺牲层和顶部半导体层来形成半导体衬底。 可以去除牺牲层以在底部半导体层和顶部半导体层之间形成掩埋间隙区域。 然后，可以在半导体衬底上形成晶体管。 牺牲层可以是通过外延生长技术形成的晶体半导体。

公开(公告)号：US07361545B2

公开(公告)日：2008-04-22

申请号：US11241611

申请日：2005-09-30

申请人： Ming Li ,  Dong-Uk Choi ,  Chang-Woo Oh ,  Dong-Won Kim ,  Min-Sang Kim ,  Sung-Hwan Kim ,  Kyoung-Hwan Yeo

发明人： Ming Li ,  Dong-Uk Choi ,  Chang-Woo Oh ,  Dong-Won Kim ,  Min-Sang Kim ,  Sung-Hwan Kim ,  Kyoung-Hwan Yeo

IPC分类号： H01L21/00

CPC分类号： H01L29/7883 ,  H01L27/108 ,  H01L27/10802 ,  H01L29/42336 ,  H01L29/42392 ,  H01L29/66825 ,  H01L29/7841

摘要： A field effect transistor includes a buried gate pattern that is electrically isolated by being surrounded by a tunneling insulating film. The field effect transistor also includes a channel region that is floated by source and drain regions, a gate insulating film, and the tunneling insulating film. The buried gate pattern and the tunneling insulating film extend into the source and drain regions. Thus, the field effect transistor efficiently stores charge carriers in the buried gate pattern and the floating channel region.

摘要翻译： 场效应晶体管包括通过被隧道绝缘膜包围而电隔离的掩埋栅极图案。 场效应晶体管还包括由源极和漏极区域浮置的沟道区，栅极绝缘膜和隧道绝缘膜。 掩埋栅极图案和隧道绝缘膜延伸到源极和漏极区域。 因此，场效应晶体管有效地将电荷载流子存储在掩埋栅极图案和浮动沟道区域中。

公开(公告)号：US20080087941A1

公开(公告)日：2008-04-17

申请号：US11668115

申请日：2007-01-29

申请人： Eun-Jung Yun ,  Sung-Young Lee ,  Min-Sang Kim ,  Sung-Min Kim ,  Kyoung-Hwan Yeo

发明人： Eun-Jung Yun ,  Sung-Young Lee ,  Min-Sang Kim ,  Sung-Min Kim ,  Kyoung-Hwan Yeo

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/78648 ,  H01L29/78696 ,  H01L29/7926

摘要： A memory device includes a first active region on a substrate and first and second source/drain regions on the substrate abutting respective first and second sidewalls of the first active region. A first gate structure is disposed on the first active region between the first and second source/drain regions. A second active region is disposed on the first gate structure between and abutting the first and second source/drain regions. A second gate structure is disposed on the second active region overlying the first gate structure.

摘要翻译： 存储器件包括衬底上的第一有源区和衬底上的第一和第二源极/漏极区，邻接第一有源区的相应的第一和第二侧壁。 第一栅极结构设置在第一和第二源/漏区之间的第一有源区上。 第二有源区域设置在第一栅极结构之间并邻接第一和第二源极/漏极区域。 第二栅极结构设置在覆盖第一栅极结构的第二有源区上。

公开(公告)号：US20080081442A1

公开(公告)日：2008-04-03

申请号：US11605266

申请日：2006-11-29

申请人： Min-Sang Kim ,  Sung-Young Lee ,  Sung-Min Kim ,  Eun-Jung Yun ,  In-Hyuk Choi

发明人： Min-Sang Kim ,  Sung-Young Lee ,  Sung-Min Kim ,  Eun-Jung Yun ,  In-Hyuk Choi

IPC分类号： H01L21/20

CPC分类号： H01L27/115 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02664 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

摘要： In a method of forming a pattern, a sacrificial layer pattern and a stop layer pattern for preventing or reducing an epitaxial growth may be formed on a substrate. The sacrificial layer pattern may have a first hole therethrough, and the first hole partially exposes a top surface of the substrate. At least one active pattern may be formed on a bottom and a sidewall of the first hole by performing a selective epitaxial growth process on the top surface of the substrate and a sidewall of the sacrificial layer pattern. The sacrificial layer pattern and the stop layer pattern for preventing or reducing the epitaxial growth may be removed from the substrate. The at least one active pattern formed by the above method may have a finer size and an improved shaped compared to a conventional active pattern formed by directly patterning layers using a photoresist pattern. Damages in a photolithography process may be prevented or reduced from being generated.

摘要翻译： 在形成图案的方法中，可以在基板上形成用于防止或减少外延生长的牺牲层图案和停止层图案。 牺牲层图案可以具有穿过其的第一孔，并且第一孔部分地暴露衬底的顶表面。 通过在衬底的顶表面和牺牲层图案的侧壁上执行选择性外延生长工艺，可以在第一孔的底部和侧壁上形成至少一个活性图案。 可以从衬底去除用于防止或减少外延生长的牺牲层图案和停止层图案。 与通过使用光致抗蚀剂图案直接图案化图案形成的常规有源图案相比，通过上述方法形成的至少一个有源图案可以具有更细的尺寸和改进的形状。 可以防止或减少光刻工艺中的损伤。

公开(公告)号：US20060073662A1

公开(公告)日：2006-04-06

申请号：US11241179

申请日：2005-09-30

申请人： Se-myeong Jang ,  Woun-suck Yang ,  Min-sang Kim

发明人： Se-myeong Jang ,  Woun-suck Yang ,  Min-sang Kim

IPC分类号： H01L21/336

CPC分类号： H01L29/7851 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66818

摘要： A multi-channel transistor device and a method of manufacturing the same are provided. The method of a manufacturing a multi-channel transistor device includes defining an active region in a semiconductor substrate by forming an isolation layer exposing an upper side portion of the active region. An active expanding region is formed on the exposed upper side portion of the active region by selective epitaxial growth (SEG). A portion of the active region is selectively etched to define first channel bars in the active expanding region that extend between first and second laterally separated portions of the active region and a second channel bar that is an unetched portion of the active region. A portion of the isolation layer is selectively removed such as to expose side portions of the second channel bar and bottom surface portions of the first channel bars. A gate is formed on the first and second channel bars with a gate dielectric layer between the gate and the channel bars. A source/drain region is formed in a region of the active expanding region adjacent to the gate, thereby resulting in a multi-channel transistor structure.

摘要翻译： 提供了多通道晶体管器件及其制造方法。 制造多通道晶体管器件的方法包括通过形成暴露有源区的上侧部分的隔离层来限定半导体衬底中的有源区。 通过选择性外延生长（SEG）在有源区的暴露的上侧部分上形成有源扩展区。 有源区域的一部分被选择性地蚀刻以限定在有源扩展区域中的第一通道条，该有源扩展区域在有源区域的第一和第二横向分离部分之间延伸，而第二通道条是有源区的未蚀刻部分。 选择性地去除隔离层的一部分，以暴露第二通道杆的侧部和第一通道杆的底表面部分。 栅极形成在第一和第二沟道条上，栅极介电层和沟道条之间具有栅极电介质层。 源极/漏极区域形成在与栅极相邻的有源扩展区域的区域中，从而形成多沟道晶体管结构。

公开(公告)号：US20050176219A1

公开(公告)日：2005-08-11

申请号：US11050557

申请日：2005-02-03

申请人： Min-sang Kim ,  Chang-woo Oh ,  Dong-won Kim ,  Kyoung-hwan Yeo ,  Sung-min Kim

发明人： Min-sang Kim ,  Chang-woo Oh ,  Dong-won Kim ,  Kyoung-hwan Yeo ,  Sung-min Kim

IPC分类号： H01L21/336 ,  C30B1/00 ,  H01L29/06

CPC分类号： H01L29/0653 ,  H01L29/0649 ,  H01L29/6659

摘要： A Metal-Oxide-Semiconductor Field-Effect-Transistor (MOSFET) can be formed by growing an epitaxial semiconductor layer on an upper surface of a sacrificial crystalline structure and on a substrate to form a buried sacrificial structure. The buried sacrificial structure can be removed to form a void in place of the buried sacrificial structure and a device isolation layer can be formed in the void.

摘要翻译： 可以通过在牺牲晶体结构的上表面上和衬底上生长外延半导体层以形成掩埋牺牲结构来形成金属氧化物半导体场效应晶体管（MOSFET）。 可以去除掩埋的牺牲结构以形成空穴而不是埋入的牺牲结构，并且可以在空隙中形成器件隔离层。