公开(公告)号：US20050287737A1

公开(公告)日：2005-12-29

申请号：US11000287

申请日：2004-11-30

申请人： Ki Seon Park ,  Jae Sung Roh

发明人： Ki Seon Park ,  Jae Sung Roh

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/8242

CPC分类号： H01L28/75 ,  H01L27/10852 ,  H01L28/91

摘要： Disclosed is a method for forming a storage node electrode of a capacitor, capable of preventing wet chemicals from penetrating into an oxide layer. The method includes the steps of preparing a semiconductor substrate, forming a first oxide layer on the semiconductor substrate, forming conductive plugs for filling the first contact holes, sequentially forming an etch stop layer and a second oxide layer on the first oxide layer, forming a first TiN layer on the second oxide layer, performing a plasma treatment process with respect to the first TiN layer, forming a second TiN layer on the amorphous layer, forming a third oxide layer on the second TiN layer, performing an etch-back process with respect to a resultant structure until the second oxide layer is exposed, thereby forming the storage node electrode, and removing remaining second and third oxide layers.

摘要翻译： 公开了一种形成电容器的存储节点电极的方法，其能够防止湿化学品渗透到氧化物层中。 该方法包括以下步骤：制备半导体衬底，在半导体衬底上形成第一氧化物层，形成用于填充第一接触孔的导电插塞，在第一氧化物层上依次形成蚀刻停止层和第二氧化物层，形成 在所述第二氧化物层上的第一TiN层，对所述第一TiN层进行等离子体处理工艺，在所述非晶层上形成第二TiN层，在所述第二TiN层上形成第三氧化物层，在所述第二TiN层上形成第二氧化物层， 相对于所得到的结构直到第二氧化物层露出，从而形成存储节点电极，以及去除剩余的第二和第三氧化物层。

公开(公告)号：US06635524B2

公开(公告)日：2003-10-21

申请号：US10166602

申请日：2002-06-12

申请人： Kyong-Min Kim ,  Ki-Seon Park

发明人： Kyong-Min Kim ,  Ki-Seon Park

IPC分类号： H01L218242

CPC分类号： H01L28/75 ,  H01L21/28556 ,  H01L21/3144 ,  H01L21/31604

摘要： A method of manufacturing a capacitor having a tantalum-contained-dielectric layer including the steps of forming a lower electrode on a semiconductor substrate; forming a dielectric layer containing Ta element on the lower electrode; forming a nitride layer on the nitride layer by performing a nitrogen plasma treatment; depositing a first TiN layer for a top electrode on the dielectric layer by using a plasma enhanced chemical vapor deposition (PECVD) method; and depositing a second TiN layer for the top electrode on the first TiN layer by using a low pressure chemical vapor deposition (LPCVD) method.

摘要翻译： 一种制造具有含钽电介质层的电容器的方法，包括以下步骤：在半导体衬底上形成下电极; 在下电极上形成含有Ta元素的介电层; 通过进行氮等离子体处理在氮化物层上形成氮化物层; 通过使用等离子体增强化学气相沉积（PECVD）方法在电介质层上沉积用于顶部电极的第一TiN层; 以及通过使用低压化学气相沉积（LPCVD）方法在第一TiN层上沉积用于顶部电极的第二TiN层。

公开(公告)号：US06355516B1

公开(公告)日：2002-03-12

申请号：US09606411

申请日：2000-06-29

申请人： You Sung Kim ,  Kyong Min Kim ,  Chang Seo Park ,  Han Sang Song ,  Ki Seon Park ,  Chan Lim

发明人： You Sung Kim ,  Kyong Min Kim ,  Chang Seo Park ,  Han Sang Song ,  Ki Seon Park ,  Chan Lim

IPC分类号： H01L218242

CPC分类号： H01L21/31604 ,  H01L21/28568 ,  H01L28/56 ,  Y10S438/957

摘要： There is disclosed a method of manufacturing a capacitor in a semiconductor device capable of effectively removing the organic impurity of a Ta2O5 film by performing an in-situ plasma process using the mixture gas of nitrogen and oxygen during the process of forming the Ta2O5 film as the dielectric film of the capacitor. Thus, it can reduce the impurity of the Ta2O5 film to increase the supply of oxygen, and thus can improve the dielectric and leak current characteristic of the Ta2O5 film. Further, it can prohibit oxidization of the underlying electrode, thus reducing the thickness of the equivalent oxide film of the capacitor as possible and sufficiently securing the capacitance of the capacitor. The method according to the present invention includes forming a polysilicon film on a semiconductor substrate in which a given underlying structure is formed; sequentially forming a first buffer layer and a metal layer on the polysilicon film to form a lower electrode; forming a Ta2O5 film on the metal layer, wherein the process of depositing the Ta2O5 film is performed by a plasma process under the mixture gas atmosphere of nitrogen and oxygen; and forming a second buffer layer and an upper electrode on the Ta2O5 film.

摘要翻译： 公开了一种在半导体器件中制造电容器的方法，其能够通过在形成Ta 2 O 5膜的过程中使用氮和氧的混合气体进行原位等离子体处理来有效地除去Ta 2 O 5膜的有机杂质，作为 电容器的介质膜。 因此，可以减少Ta2O5薄膜的杂质，增加氧气供应，从而可以提高Ta2O5薄膜的介电和漏电流特性。 此外，它可以禁止底层电极的氧化，从而尽可能地减小电容器的等效氧化膜的厚度，并充分确保电容器的电容。 根据本发明的方法包括在其中形成给定的底层结构的半导体衬底上形成多晶硅膜; 在多晶硅膜上依次形成第一缓冲层和金属层，形成下电极; 在金属层上形成Ta2O5膜，其中在氮和氧的混合气体气氛下通过等离子体工艺进行沉积Ta2O5膜的工艺; 并在Ta 2 O 5膜上形成第二缓冲层和上电极。

公开(公告)号：US09029964B2

公开(公告)日：2015-05-12

申请号：US13479670

申请日：2012-05-24

申请人： Ga Young Ha ,  Ki Seon Park

发明人： Ga Young Ha ,  Ki Seon Park

IPC分类号： H01L29/82 ,  H01L43/08 ,  H01L43/12 ,  H01F41/30 ,  B82Y40/00

CPC分类号： H01L43/08 ,  B82Y40/00 ,  G11C11/161 ,  H01F41/307 ,  H01L43/12

摘要： A method for manufacturing a semiconductor device includes forming plural layers of a MTJ device, depositing a conductive layer over the plural layers, forming a hard mask pattern used for patterning the plural layers over the conductive layer, where the conductive layer is exposed through the hard mask pattern, performing hydrogen peroxide process to volatilize the exposed conductive layer and removing the volatilized conductive layer, and patterning the plural layers by using the hard mask pattern as an etch mask to form the MTJ device.

摘要翻译： 一种制造半导体器件的方法包括：形成多层MTJ器件，在多个层上沉积导电层，形成用于在导电层上图形化多层的硬掩模图案，其中导电层通过硬的 掩模图案，进行过氧化氢处理以使暴露的导电层挥发并除去挥发的导电层，并且通过使用硬掩模图案作为蚀刻掩模来图案化多个层以形成MTJ器件。

公开(公告)号：US08765489B2

公开(公告)日：2014-07-01

申请号：US13529051

申请日：2012-06-21

申请人： Jung Woo Park ,  Gil Jae Park ,  Ki Seon Park

发明人： Jung Woo Park ,  Gil Jae Park ,  Ki Seon Park

IPC分类号： H01L21/00 ,  H01L29/82 ,  G11C11/00

CPC分类号： H01L43/02 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

摘要： A method for fabricating a semiconductor device includes forming a magnetic tunnel junction (MTJ) element on a substrate, forming a first capping layer along the shape of the MTJ element, forming an insulating layer on the first capping layer, forming a trench exposing a portion of the first capping layer above the MTJ element by selectively etching the insulating layer, forming a second capping layer on sidewalls of the trench, removing the exposed portion of the first capping layer using the second capping layer as an etching mask to expose an upper surface of the MTJ element, and forming a conductive layer in the trench, wherein the conductive layer contacts the upper surface of the MTJ element.

摘要翻译： 一种制造半导体器件的方法包括在衬底上形成磁隧道结（MTJ）元件，沿着MTJ元件的形状形成第一覆盖层，在第一覆盖层上形成绝缘层，形成暴露部分 通过选择性地蚀刻绝缘层，在沟槽的侧壁上形成第二覆盖层，使用第二覆盖层作为蚀刻掩模去除第一覆盖层的暴露部分，以暴露上表面 的MTJ元件，并且在沟槽中形成导电层，其中导电层接触MTJ元件的上表面。

公开(公告)号：US20130032911A1

公开(公告)日：2013-02-07

申请号：US13251522

申请日：2011-10-03

申请人： Dong Ha JUNG ,  Ki Seon PARK ,  Su Ryun MIN

发明人： Dong Ha JUNG ,  Ki Seon PARK ,  Su Ryun MIN

IPC分类号： H01L43/10 ,  H01L43/12

CPC分类号： G11C11/161 ,  H01L43/08

摘要： A vertical magnetic memory device includes a pinned layer including a plurality of first ferromagnetic layers that are alternately stacked with at least one first spacer, wherein the pinned layer is configured to have a vertical magnetization, a free layer including a plurality of second ferromagnetic layers that are alternately stacked with at least one second spacer, and a tunnel barrier coupled between the pinned layer and the free layer.

摘要翻译： 垂直磁存储器件包括被钉扎层，该被钉扎层包括与至少一个第一间隔件交替堆叠的多个第一铁磁层，其中钉扎层被配置为具有垂直磁化，自由层包括多个第二铁磁层， 交替地堆叠有至少一个第二间隔物，以及耦合在钉扎层和自由层之间的隧道势垒。

公开(公告)号：US20130032910A1

公开(公告)日：2013-02-07

申请号：US13251461

申请日：2011-10-03

申请人： Dong Ha Jung ,  Ki Seon Park ,  Guk Cheon Kim

发明人： Dong Ha Jung ,  Ki Seon Park ,  Guk Cheon Kim

IPC分类号： H01L29/82 ,  H01L21/8246

CPC分类号： G11C11/161 ,  H01L43/08

摘要： A magnetic memory device includes a first fixing layer, a first tunnel barrier coupled to the first fixing layer, a free layer coupled to the first tunnel barrier and having a stacked structure including a first ferromagnetic layer, an oxide tunnel spacer, and a second ferromagnetic layer, a second tunnel barrier coupled to the free layer, and a second fixing layer coupled to the second tunnel barrier.

摘要翻译： 磁存储器件包括第一固定层，耦合到第一固定层的第一隧道势垒层，耦合到第一隧道势垒的自由层，并且具有包括第一铁磁层，氧化物隧道衬垫和第二铁磁层 层，耦合到自由层的第二隧道势垒，以及耦合到第二隧道势垒的第二固定层。

公开(公告)号：US07981786B2

公开(公告)日：2011-07-19

申请号：US11966231

申请日：2007-12-28

申请人： Moon Sig Joo ,  Seung Ho Pyi ,  Ki Seon Park ,  Heung Jae Cho ,  Yong Top Kim

发明人： Moon Sig Joo ,  Seung Ho Pyi ,  Ki Seon Park ,  Heung Jae Cho ,  Yong Top Kim

IPC分类号： H01L21/3205 ,  H01L21/4763 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  Y10S438/942

摘要： A method of fabricating a non-volatile memory device having a charge trapping layer includes forming a tunneling layer, a charge trapping layer, a blocking layer and a control gate electrode layer over a substrate, forming a mask layer pattern on the control gate electrode layer, performing an etching process using the mask layer pattern as an etching mask to remove an exposed portion of the control gate electrode layer, wherein the etching process is performed as excessive etching to remove the charge trapping layer by a specified thickness, forming an insulating layer for blocking charges from moving on the control gate electrode layer and the mask layer pattern, performing anisotropic etching on the insulating layer to form an insulating layer pattern on a sidewall of the control gate electrode layer and a partial upper sidewall of the blocking layer, and performing an etching process on the blocking layer exposed by the anisotropic etching, wherein the etching process is performed as excessive etching to remove the charge trapping layer by a specified thickness.

摘要翻译： 一种制造具有电荷捕获层的非易失性存储器件的方法包括在衬底上形成隧道层，电荷俘获层，阻挡层和控制栅电极层，在控制栅电极层上形成掩模层图案 使用掩模层图案作为蚀刻掩模进行蚀刻处理以去除控制栅电极层的暴露部分，其中蚀刻工艺作为过度蚀刻进行，以将电荷捕获层除去指定厚度，形成绝缘层 用于阻止电荷在控制栅电极层和掩模层图案上移动，对绝缘层进行各向异性蚀刻，以在控制栅电极层的侧壁和阻挡层的一部分上侧壁上形成绝缘层图案，以及 对通过各向异性蚀刻暴露的阻挡层进行蚀刻处理，其中执行蚀刻处理 作为过量蚀刻以将电荷捕获层除去指定的厚度。

公开(公告)号：US07835134B2

公开(公告)日：2010-11-16

申请号：US12569769

申请日：2009-09-29

申请人： Deok-Sin Kil ,  Han-Sang Song ,  Seung-Jin Yeom ,  Ki-Seon Park ,  Jae-Sung Roh

发明人： Deok-Sin Kil ,  Han-Sang Song ,  Seung-Jin Yeom ,  Ki-Seon Park ,  Jae-Sung Roh

IPC分类号： H01G4/06

CPC分类号： H01L21/02189 ,  H01L21/02178 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3162 ,  H01L21/31641 ,  H01L28/40 ,  H01L28/56

摘要： A capacitor includes a lower electrode, a dielectric structure over the lower electrode, the dielectric structure including at least one crystallized zirconium oxide (ZrO2) layer and at least one amorphous aluminum oxide (Al2O3) layer, and an upper electrode formed over the dielectric structure. A method for fabricating a capacitor includes forming a lower electrode over a certain structure, forming a dielectric structure including at least one crystallized zirconium oxide (ZrO2) layer and at least one amorphous aluminum oxide (Al2O3) layer over the lower electrode, and forming an upper electrode over the dielectric structure.

摘要翻译： 电容器包括下电极，下电极上的电介质结构，所述电介质结构包括至少一个结晶的氧化锆（ZrO 2）层和至少一个无定形氧化铝（Al 2 O 3）层，以及形成在电介质结构上的上电极 。 一种制造电容器的方法包括在一定结构上形成下电极，在下电极上形成包括至少一个结晶氧化锆（ZrO 2）层和至少一个非晶形氧化铝（Al 2 O 3）层的电介质结构， 介电结构上的上电极。

公开(公告)号：US07786521B2

公开(公告)日：2010-08-31

申请号：US12359811

申请日：2009-01-26

申请人： Ki-Seon Park ,  Jae-Sung Roh

发明人： Ki-Seon Park ,  Jae-Sung Roh

IPC分类号： H01L21/8234 ,  H01L27/94 ,  H01L27/108 ,  H01L27/76

CPC分类号： H01L29/7881 ,  H01L29/513 ,  H01L29/66825

摘要： A semiconductor device with a dielectric structure and a method for fabricating the same are provided. A capacitor in the semiconductor device includes: a bottom electrode formed on a substrate; a first dielectric layer made of titanium dioxide (TiO2) in rutile phase and formed on the bottom electrode; and an upper electrode formed on the first dielectric layer.

摘要翻译： 提供具有介电结构的半导体器件及其制造方法。 半导体器件中的电容器包括：形成在基板上的底部电极; 由金红石相中的二氧化钛（TiO 2）形成的第一电介质层，并形成在底部电极上; 以及形成在所述第一介电层上的上电极。