公开(公告)号：CN106653728A

公开(公告)日：2017-05-10

申请号：CN201611037183.X

申请日：2016-11-23

Applicant: 无锡吉迈微电子有限公司

Inventor： 姜峰

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5227 ,  H01L21/76802 ,  H01L21/76877 ,  H01L2221/101 ,  H01L2221/1068

Abstract: 本发明提供一种集成电感结构，包括基体，在基体的正面结构和背面结构中分别形成有立体螺旋构型的上导电线圈和下导电线圈；上导电线圈和下导电线圈均有螺旋构型内圈的内端头和螺旋构型外圈的外端头；上导电线圈和下导电线圈除了内端头与外端头之外的其余金属走线相分离；上导电线圈和下导电线圈的内端头通过贯穿基体的第一导电通孔连接；上导电线圈和下导电线圈的外端头各自独立地引出至基体正面和背面中的一个工作面；上导电线圈的外端头与设置在相应引出工作面的线圈第二电引出端连接；下导电线圈的外端头与设置在相应引出工作面的线圈第三电引出端连接；本发明实现了立体三维电感的串联或并联结构，在同样的电感平面尺寸下实现更大电感值。

公开(公告)号：CN106653562A

公开(公告)日：2017-05-10

申请号：CN201510740017.5

申请日：2015-11-03

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 董飏

IPC: H01L21/02 ,  H01L21/768

CPC classification number: H01L21/02063 ,  H01L21/02096 ,  H01L21/76814 ,  H01L2221/101

Abstract: 一种接触孔清洗的方法，包括：提供基底，所述基底中具有接触孔；对所述基底和所述接触孔进行润湿处理；进行润湿处理后，采用硫酸和双氧水的混合溶液清洗所述接触孔。所述接触孔清洗的方法提高了对接触孔清洗的效果。

公开(公告)号：CN106328578A

公开(公告)日：2017-01-11

申请号：CN201510340968.3

申请日：2015-06-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 刘继全

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76802 ,  H01L21/76831 ,  H01L21/76832 ,  H01L23/5226 ,  H01L2221/101 ,  H01L2221/1057

Abstract: 本发明涉及一种半导体器件及其制作方法和电子装置，包括，提供半导体衬底；在所述半导体衬底上形成低K介质材料层，其中，所述低K介质材料层中还形成有金属层；在所述低K介质材料层中形成接触孔以露出所述金属层；采用ALD工艺在所述接触孔中选择性沉积形成第一阻挡层，所述第一阻挡层只形成在所述接触孔的侧壁；采用氢自由基和氢气的混合气体对所述接触孔的底部进行预处理；在所述接触孔中沉积形成第二阻挡层。该方法降低了所述接触孔阻值，而且，没有影响器件电子迁移率的性能，最终降低半导体器件的功耗。

公开(公告)号：CN104505367A

公开(公告)日：2015-04-08

申请号：CN201410625362.X

申请日：2014-11-07

Applicant: 上海华力微电子有限公司

Inventor： 雷通 ,  任洪瑞

IPC: H01L21/768

CPC classification number: H01L21/76816 ,  H01L2221/101

Abstract: 本发明提供了后段铜互连工艺中降低通孔间介质材料的K值的方法，通过在沉积阻挡层之后，沉积氧化硅薄膜，并在沉积low-k介质材料之前将非通孔区域的氧化硅薄膜刻蚀掉，保留通孔区域的氧化硅薄膜；这样，在后续刻蚀通孔的过程中，由于氧化硅薄膜较硬且刻蚀速率低，从而在氧化硅薄膜侧壁形成斜面，并且在阻挡层侧壁也形成斜面，这两层斜面共同构成通孔斜面；因此，相比于现有工艺制备的通孔斜面，本发明作制备的通孔斜面的高度和角度均增加，避免了通孔切角太小导致金属件击穿漏电的发生；而且，相比于现有工艺中low-k介质材料底部具有氧化硅和氮掺杂碳化硅而导致通孔间将介质材料K值升高的问题。

公开(公告)号：CN104217964A

公开(公告)日：2014-12-17

申请号：CN201310224049.0

申请日：2013-06-05

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 张海洋 ,  张城龙

IPC: H01L21/337

CPC classification number: H01L21/76805 ,  H01L21/0332 ,  H01L21/76816 ,  H01L29/66795 ,  H01L2221/101

Abstract: 一种导电插塞的形成方法，包括：提供半导体衬底，所述半导体衬底上具有晶体管和覆盖所述晶体管的介质层，所述晶体管包括源漏区和栅极区；在所述介质层上形成硬掩膜层；在所述硬掩膜层中形成与所述源漏区对应的开口；以剩余的所述硬掩膜层为掩模，沿所述开口蚀刻所述介质层，直至形成暴露出所述源漏区的源漏区接触孔；在所述源漏区接触孔中填充导电材料。本发明所提供的导电插塞的形成方法中，硬掩膜层的耐蚀刻性能高，其厚度较小，以其为掩模蚀刻形成的接触孔形貌佳，最终形成的导电插塞的良率高。

公开(公告)号：CN104183483A

公开(公告)日：2014-12-03

申请号：CN201310188099.8

申请日：2013-05-20

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 刘远良

IPC: H01L21/329 ,  H01L21/28

CPC classification number: H01L29/66143 ,  H01L21/28 ,  H01L21/76805 ,  H01L29/401 ,  H01L2221/101

Abstract: 本发明公开了一种沟槽型肖特基二极管的制备方法，包括：1）在硅片上刻蚀形成沟槽，在沟槽内壁进行第一氧化硅生长后，在沟槽内填充多晶硅，再将沟槽外的多晶硅进行完全刻蚀去除，在硅片上沉积介质膜；2）通过接触孔光刻定义接触区域，利用刻蚀将接触区域的介质膜先刻蚀至硅表面后，将硅和沟槽内的第一氧化硅一同刻蚀；3）在硅片上成长第二氧化硅；4）将第二氧化硅刻蚀去除；5）在硅片上沉积第一金属，并在硅表面和多晶硅表面形成金属硅化物，从而形成肖特基接触；6）在硅片上沉积第二金属，通过光刻、刻蚀，第二金属与第一金属直接接触连接。本发明可改善沟槽型肖特基二极管接触孔形成工艺，防止沟槽电介质膜遭到破坏，提高产品可靠性。

公开(公告)号：CN104051324A

公开(公告)日：2014-09-17

申请号：CN201310080598.5

申请日：2013-03-13

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 张城龙 ,  胡敏达

IPC: H01L21/768

CPC classification number: H01L21/76814 ,  H01L2221/101

Abstract: 一种金属互连结构的形成方法，包括：提供半导体结构，所述半导体结构从下至上形成有金属层、第一层间介质层和第一掩膜层，所述第一掩膜层中具有第一掩膜图形，所述金属层中含Cu，所述第一掩膜层中含Ti；沿第一掩膜层中的第一掩膜图形对第一层间介质层进行第一刻蚀，所述第一刻蚀在露出所述金属层之前停止；利用氟碳化合物气体和Ar的混合气体进行清洁处理；继续以第一掩膜层为掩膜，沿第一掩膜图形对经过清洁处理的半导体结构进行第二刻蚀，以暴露出所述金属层。本发明的技术方案中在暴露出金属层之前进行一步清洁处理，就可以解决现有技术中会在金属互连结构的底部出现毛刺的问题，方法简单，效果明显。

公开(公告)号：CN103915378A

公开(公告)日：2014-07-09

申请号：CN201410138996.2

申请日：2014-04-08

Applicant: 上海华力微电子有限公司

Inventor： 高腾飞 ,  荆泉 ,  张颂周 ,  任昱 ,  吕煜坤 ,  张旭升

IPC: H01L21/768 ,  H01L21/66

CPC classification number: H01L21/76816 ,  H01L22/26 ,  H01L2221/101

Abstract: 本发明提供一种改进接触孔线宽均一性的刻蚀方法，包括：利用光学线宽测量仪测量并收取前批次晶圆上的接触孔线宽全映射数据以建立数据库；通过数据库将前批次晶圆中间的接触孔线宽全映射数据和边缘的接触孔线宽全映射数据的平均值与工艺要求的接触孔线宽相比，分别得到前批次晶圆中间和边缘的宽差；一APC系统根据前批次晶圆中间的宽差和边缘的宽差分别调整后批次晶圆中间和边缘的刻蚀气体流量；在接触孔刻蚀工艺步骤中通过APC系统实时修正后批次晶圆的刻蚀气体流量，以弥补前批次晶光刻差异对后批次晶圆的光刻影响，改进在接触孔刻蚀工艺步骤中晶圆中间和边缘的气体流量不变的弊端而精确掌握各部分的气体流量变化。

公开(公告)号：CN103855079A

公开(公告)日：2014-06-11

申请号：CN201310206507.8

申请日：2013-05-29

Applicant: 南亚科技股份有限公司

Inventor： 朴仁镐 ,  海涅克·拉尔斯

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L21/76224 ,  H01L21/28017 ,  H01L27/115 ,  H01L29/7827 ,  H01L27/10891 ,  H01L21/76816 ,  H01L23/5283 ,  H01L2221/101

Abstract: 本发明提供一种埋入式字元线结构及其形成方法。该方法包括在基底上依序形成第一罩幕层、夹层以及第二罩幕层，其中第二罩幕层具有交替排列的多个罩幕图案与多个间隙，且间隙包括交替排列的多个第一间隙与多个第二间隙。在各第一间隙中形成介电图案且同时在各第二间隙的侧壁上形成间隙壁，其中在相邻的间隙壁之间形成第一沟渠且第一沟渠暴露部分第一罩幕层。移除罩幕图案以形成第二沟渠。使用介电图案与间隙壁作为罩幕来进行蚀刻制程，以使第一沟渠加深至基底中且第二沟渠加深至第一罩幕层中。

公开(公告)号：CN103839877A

公开(公告)日：2014-06-04

申请号：CN201210492655.6

申请日：2012-11-27

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 洪中山

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L21/76805 ,  H01L21/76877 ,  H01L23/528 ,  H01L28/40 ,  H01L2221/101 ,  H01L2221/1068

Abstract: 一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供具有第一导电层和第二导电层半导体衬底，半导体衬底表面具有第一介质层；在第一介质层内形成第一开口，第一开口暴露出第一导电层；在第一介质层表面、第一开口的侧壁和底部表面形成第一金属层和第二介质层，第一金属层和第二介质层暴露出第二导电层的对应位置的第一介质层表面；以第一金属层和第二介质层为掩膜，刻蚀第一介质层，形成暴露出第二导电层的第二开口，第二开口包括暴露出第二导电层的第一子开口、以及与第一子开口贯通的第二子开口；形成填充满第一开口和第二开口的第四金属层。所述半导体结构的形成方法简单，所形成的半导体结构性能稳定。