具有缓冲材料和加强层的半导体器件

    公开(公告)号:CN104218003B

    公开(公告)日:2020-04-14

    申请号:CN201410198377.2

    申请日:2014-04-11

    IPC分类号: H01L23/18 H01L23/31 H01L21/56

    摘要: 所描述的半导体器件包括:具有在衬底(例如半导体晶片)上的多个堆叠的裸片的半导体器件。在一个或多个实施方式中,采用根据本公开的示例技术的晶片级封装器件包括:晶片中形成有镀金属和通孔以及晶片的表面上具有氧化层的超薄半导体晶片,放置在该半导体晶片上的集成电路芯片,介于该集成电路芯片和该半导体晶片之间的底部填充层,形成在该半导体晶片、该底部填充层和该集成电路芯片的至少一侧上的缓冲材料,放置在该缓冲层和该集成电路芯片上的粘结层以及放置在该粘结层上的加强层。然后,可以将半导体器件分割成单个半导体芯片封装。

    具有缓冲材料和加强层的半导体器件

    公开(公告)号:CN104218003A

    公开(公告)日:2014-12-17

    申请号:CN201410198377.2

    申请日:2014-04-11

    IPC分类号: H01L23/18 H01L23/31 H01L21/56

    摘要: 所描述的半导体器件包括:具有在衬底(例如半导体晶片)上的多个堆叠的裸片的半导体器件。在一个或多个实施方式中,采用根据本公开的示例技术的晶片级封装器件包括:晶片中形成有镀金属和通孔以及晶片的表面上具有氧化层的超薄半导体晶片,放置在该半导体晶片上的集成电路芯片,介于该集成电路芯片和该半导体晶片之间的底部填充层,形成在该半导体晶片、该底部填充层和该集成电路芯片的至少一侧上的缓冲材料,放置在该缓冲层和该集成电路芯片上的粘结层以及放置在该粘结层上的加强层。然后,可以将半导体器件分割成单个半导体芯片封装。

    多裸晶、高电流晶圆级封装

    公开(公告)号:CN103915397B

    公开(公告)日:2018-10-02

    申请号:CN201410001440.9

    申请日:2014-01-02

    IPC分类号: H01L23/31

    摘要: 描述了用于高电流应用的晶圆级封装半导体装置,其具有用于提供电互连的支柱。在实施方式中,晶圆级封装装置包括集成电路芯片,所述集成电路芯片具有至少一个附在所述集成电路芯片上形成的支柱。支柱构造成提供与集成电路芯片的电互连。晶圆级封装装置还包括被构造以支承所述支柱的封装结构。晶圆级封装装置还包括构造在集成电路芯片(例如大的裸晶)上的集成电路芯片装置(例如小的裸晶)。在晶圆级封装装置中,集成电路芯片装置的高度小于支柱的高度和/或小于支柱和一个或多个焊接触点的组合高度。