公开(公告)号：CN119225108A

公开(公告)日：2024-12-31

申请号：CN202310755708.7

申请日：2023-06-21

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: G03F1/00 ,  G03F1/38 ,  G03F1/80 ,  G03F7/00 ,  G03F1/62

Abstract: 本公开提供一种光罩与半导体结构的形成方法，涉及半导体技术领域。所述光罩沿两条矩形中心线被划分为4个象限区，包括3个完全遮光区和1个图形区，所述图形区具有1/4标记图形；所述光罩用于在中介层或晶圆上的单位曝光区域内形成所述1/4标记图形，所述单位曝光区域包括2*2阵列分布的4个芯片区域以及所述4个芯片区域之间的切割道区域；所述1/4标记图形位于所述切割道区域内。通过4种图形区位于不同象限区的该光罩，进行4次曝光的叠加，能够得到完整的标记图形。

公开(公告)号：CN119165723A

公开(公告)日：2024-12-20

申请号：CN202310694192.X

申请日：2023-06-12

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: G03F1/70

Abstract: 本公开实施例涉及一种光掩膜和曝光显影的方法。该光掩膜用于在基底表面由正性光刻胶构成的光刻胶膜层上形成光刻图形，包括：第一子光掩膜和第二子光掩膜；第一子光掩膜具有第一主图形区和第一缝合区，第一缝合区包括第一遮挡从部和第一子图形区，第一遮挡从部用于遮挡光线，防止使用第一子光掩膜曝光显影时光线照射到第一遮挡从部在光刻胶膜层上的第一投影区域；第二子光掩膜中形成有第二遮挡主部，所述第二遮挡主部在光刻胶膜层上的第二投影区域覆盖所述第一投影区域，以于第一投影区域对应的光刻胶膜层上形成光刻图形。消除了图形衍射、光线折射对第一投影区域形成的光刻图形的影响。

公开(公告)号：CN112447584B

公开(公告)日：2024-10-18

申请号：CN201910817548.8

申请日：2019-08-30

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L21/764 ,  H01L21/28 ,  H10B12/00 ,  H01L29/423

Abstract: 本公开提供了一种半导体结构及其制备方法、存储装置，属于半导体技术领域。该半导体结构包半导体层、第一栅极结构、第二栅极结构、第三栅极结构和隔离结构，其中，半导体层形成有隔离沟槽和多个具有一长轴方向的有源区；第一栅极结构至少部分设于沿长轴方向的两个有源区之间的隔离沟槽中；第二栅极结构设于有源区内；第三栅极结构设于隔离沟槽中，且连接第一栅极结构和第二栅极结构；隔离结构覆盖第一栅极结构和第三栅极结构以外的隔离沟槽，且隔离结构设置有气隙层；其中，任一有源区在衬底基板上的正投影，被与该有源区相邻的气隙层、第一栅极结构和第三栅极结构共同在衬底基板上的正投影包围。该半导体结构能够降低行锤效应。

公开(公告)号：CN118507450A

公开(公告)日：2024-08-16

申请号：CN202310122038.5

申请日：2023-02-06

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L23/485 ,  H01L23/367 ,  H01L23/48 ,  H01L21/60

Abstract: 本公开实施例公开了一种重分布层及其制作方法，其中，重分布层包括：导电线，呈弯曲状；多个填充有绝缘材料的沟槽，间隔分布在所述导电线的表面上。

公开(公告)号：CN118335719A

公开(公告)日：2024-07-12

申请号：CN202310006025.1

申请日：2023-01-04

Applicant: 长鑫存储技术有限公司

Inventor： 廖君玮 ,  刘志拯 ,  王海林 ,  左明星

IPC: H01L23/544 ,  H01L21/66 ,  G01R31/26

Abstract: 一种半导体测试结构及其测试方法，所述半导体测试结构包括：基板，所述基板顶部表面具有打线焊盘区，所述打线焊盘区与所述基板中的顶层金属层连接，所述打线焊盘区用于与通过打线工艺在所述打线焊盘区表面形成的金属引线连接；所述基板的顶部表面还具有第一测试端和第二测试端；所述基板中具有测试金属线，所述测试金属线包括第一端和第二端，所述测试金属线在所述基板中从所述第一端向所述第二端延伸并经过所述打线焊盘区的下方，所述第一端与所述第一测试端电连接，所述第二端与所述第二测试端电连接，用于通过所述第一测试端和所述第二测试端测试所述测试金属线的电阻以获得第一测试电阻。实现对打线工艺对打线焊盘区下方图形影响的监测。

公开(公告)号：CN113497001B

公开(公告)日：2024-03-29

申请号：CN202010260440.6

申请日：2020-04-03

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L23/544

Abstract: 本发明涉及一种半导体结构，包括：绝缘区域，位于衬底中；第一导体，位于绝缘区域上方，用于收集电荷；第二导体，至少部分位于绝缘区域上方，用于感应第一导体的电荷；电介质层，位于第一导体与第二导体之间，使得第一导体与第二导体电绝缘。本申请的半导体结构在进行天线效应测量时，第一导体先将电荷收集起来，并通过第二导体与第一导电体之间形成电容的方式将电荷感应到第二导体上，这样就不会出现当第一导体中某一层金属层面积较大，该层金属层测量时测试结构被击穿导致后面金属层上的电荷测量不到的情况，提高了测量的精确度。

公开(公告)号：CN117374086A

公开(公告)日：2024-01-09

申请号：CN202210751184.X

申请日：2022-06-29

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L27/146

Abstract: 本申请涉及一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底，衬底内形成有多个隔离沟槽，隔离沟槽包括相互连通的第一沟槽以及第二沟槽，第一沟槽侧壁具有绝缘层，第二沟槽由第一沟槽向下延伸；通过外延或者沉积方式，于第二沟槽内以及衬底的上表面形成第一重掺杂区；于相邻的第二沟槽之间的衬底内形成第二重掺杂区；其中，第一重掺杂区与第二重掺杂区具有不同导电类型。本申请实施例可以有效提高产品质量。

公开(公告)号：CN113496988B

公开(公告)日：2023-12-12

申请号：CN202010268402.5

申请日：2020-04-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L23/525 ,  H10B12/00 ,  H10B20/25

Abstract: 本发明涉及一种反熔丝单元，包括：反熔丝器件；第一选择晶体管，与反熔丝器件电连接；第二选择晶体管，第二选择晶体管与第一选择晶体管电连接；反熔丝器件、第一选择晶体管、第二选择晶体管具有相同厚度的栅极氧化层和栅极导电层。在进行反熔丝测试时第一选择晶体管和第二选择晶体管可以分压，因此第一选择晶体管和第二选择晶体管内部的栅极氧化层能够做的薄一些，与反熔丝器件内的栅极氧化层厚度一致，因此三者的栅极氧化层可以在同一步骤中同步生成，同理三者的栅极导电层也能够在同一步工艺中生成，避免了因为栅极氧化层厚度不一样导致的工艺复杂化，在满足反熔丝单元承受较高击穿电压的同时简化了工艺步骤提高了生产效率。

公开(公告)号：CN115662948A

公开(公告)日：2023-01-31

申请号：CN202211413342.7

申请日：2022-11-11

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L21/768 ,  H01L21/3065 ,  H01L23/48

Abstract: 本发明提供一种贯穿孔结构的制作方法、半导体结构及封装结构，所述方法包括：提供一基底；对所述基底进行第一次刻蚀，形成第一通孔；对所述基底进行第二次刻蚀，在所述第一通孔底部形成第二通孔，所述第二通孔的纵截面呈长方形，所述第二通孔的横截面尺寸大于所述第一通孔顶部的横截面尺寸。所述第一通孔与所述第二通孔构成的贯穿孔，其顶部的横截面尺寸小于其底部的横截面尺寸，顶部的横截面尺寸比较小，能够避免由于贯穿孔尺寸比较大而造成的平坦化工艺条件差的问题，改善了平坦化工艺，而底部的横截面尺寸比较大，可以减小阻抗，从而提高基底内的器件的性能。

公开(公告)号：CN115642127A

公开(公告)日：2023-01-24

申请号：CN202110821367.X

申请日：2021-07-20

Applicant: 长鑫存储技术有限公司

Inventor： 刘志拯

IPC: H01L21/768 ,  H01L23/367 ,  H01L23/48 ,  H01L25/065 ,  H10B80/00 ,  H01L23/482

Abstract: 本申请实施例提供一种热传导结构及其形成方法、芯片及芯片堆叠结构，其中，热传导结构的形成方法包括：提供衬底；其中，所述衬底上至少形成有介质层；形成硅通孔和至少一个硅盲孔，其中，所述至少一个硅盲孔位于所述硅通孔的至少一侧；所述硅通孔贯穿所述衬底和所述介质层；每一所述硅盲孔未贯穿所述衬底。