公开(公告)号：CN115663014A

公开(公告)日：2023-01-31

申请号：CN202211220523.8

申请日：2015-06-24

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西

IPC: H01L29/06

Abstract: 本发明题为半导体器件的蜂窝布局。一种制作在碳化硅(SiC)半导体层的表面的半导体器件单元的方法包括在SiC半导体层的表面之上形成半导体器件单元的分段源和体接触件(SSBC)。SSBC包括体接触件部分，其设置在半导体层的表面之上并且接近半导体器件单元的体接触件区，其中体接触件部分没有设置在半导体器件单元的中心之上。SSBC还包括源接触件部分，其设置在半导体层的表面之上并且接近半导体器件单元的源接触件区，其中至少一个源接触件部分仅部分包围SSBC的体接触件部分。

公开(公告)号：CN104303314B

公开(公告)日：2017-05-24

申请号：CN201380025695.2

申请日：2013-05-15

Applicant: 通用电气公司

Inventor： S.D.阿瑟 ,  A.V.博洛特尼科夫 ,  P.A.罗西 ,  K.S.马托查 ,  R.J.赛亚 ,  Z.M.斯塔姆 ,  L.D.斯特瓦诺维奇 ,  K.V.S.R.基肖尔 ,  J.W.克雷奇默

IPC: H01L29/861 ,  H01L29/739 ,  H01L29/06 ,  H01L29/16 ,  H01L21/266 ,  H01L29/78

CPC classification number: H01L29/0638 ,  H01L21/0465 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/8613

Abstract: 提供一种半导体器件(200)，包括：含碳化硅的衬底(202)；布置在衬底(202)上的漂移层(214)，漂移层含掺第一(n型)掺杂剂类型的漂移区(214)，以具有第一导电类型；与漂移区相邻并接近漂移层的表面(204)的第二区(216)。第二区掺第二(p型)掺杂剂类型，以具有第二导电类型。半导体器件还包括与第二(阱)区相邻布置的结终端扩展(JTE)(220)。JTE具有宽度Wjte且包括在第一、第二方向上被隔离且掺杂有变化浓度的第二(p型)掺杂剂类型的多个离散区(221)，以具有总体沿着远离主阻断结(230)边缘的方向减小的函数形式的第二导电类型的有效掺杂分布。宽度Wjte小于或等于一维耗尽宽度(Wdepl 1D)五倍的倍数，以及半导体器件的电荷容差大于1.0x1013/cm2。

公开(公告)号：CN104838502A

公开(公告)日：2015-08-12

申请号：CN201380065184.3

申请日：2013-11-18

Applicant: 通用电气公司

Inventor： S.D.亚瑟 ,  K.S.马托查 ,  R.劳 ,  P.A.罗西 ,  A.V.博罗尼科夫

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L29/16

CPC classification number: H01L29/7802 ,  H01L27/088 ,  H01L29/1083 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66712 ,  H03K17/687

Abstract: 绝缘栅场效应晶体管(IGFET)装置包括半导体主体和栅极氧化物。半导体主体包括采用第一类型的掺杂剂所掺杂的第一阱区以及采用带相反电荷的第二类型的掺杂剂所掺杂并且位于第一阱区中的第二阱区。栅极氧化物包括具有不同厚度尺寸的外段和内段。外段设置在半导体主体的第一阱区和第二阱区之上。内段设置在半导体主体的结型栅场效应晶体管区之上。半导体主体配置成形成成当栅极信号施加到设置于栅极氧化物上的栅极触点时经过第二阱区和结型栅场效应晶体管区来形成传导沟道。

公开(公告)号：CN104282574A

公开(公告)日：2015-01-14

申请号：CN201410313059.6

申请日：2014-07-02

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种半导体装置以及制造方法，所述半导体装置包括碳化硅(SiC)漂移层，其安置于(0001)取向的SiC基底上。所述SiC漂移层具有非平面表面，所述非平台表面包括多个重复特征，所述多个重复特征平行于所述半导体装置的沟道的长度取向。此外，所述沟道区域安置在所述SiC漂移层的特定晶面内。

公开(公告)号：CN108780807B

公开(公告)日：2022-05-17

申请号：CN201780019463.4

申请日：2017-02-17

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  L.D.斯特瓦诺维奇 ,  P.A.罗西

IPC: H01L29/66 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/16 ,  H01L29/745 ,  H01L29/732 ,  G06F30/367

Abstract: 在一个实施例中，制造碳化硅(SiC)装置的方法包括:接收对在特定施加电压的特定地球宇宙射线(TCR)额定值的选择；至少基于在特定施加电压的特定TCR额定值来确定SiC装置的击穿电压；至少基于击穿电压来确定漂移层设计参数。漂移层设计参数包括漂移层的掺杂浓度和厚度。所述方法还包括制作具有带有所确定的漂移层设计参数的漂移层的SiC装置。该SiC装置具有在特定施加电压的特定TCR额定值。

公开(公告)号：CN104282574B

公开(公告)日：2020-01-17

申请号：CN201410313059.6

申请日：2014-07-02

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种半导体装置以及制造方法，所述半导体装置包括碳化硅(SiC)漂移层，其安置于(0001)取向的SiC基底上。所述SiC漂移层具有非平面表面，所述非平台表面包括多个重复特征，所述多个重复特征平行于所述半导体装置的沟道的长度取向。此外，所述沟道区域安置在所述SiC漂移层的特定晶面内。

公开(公告)号：CN104303314A

公开(公告)日：2015-01-21

申请号：CN201380025695.2

申请日：2013-05-15

Applicant: 通用电气公司

Inventor： S.D.阿瑟 ,  A.V.博洛特尼科夫 ,  P.A.罗西 ,  K.S.马托查 ,  R.J.赛亚 ,  Z.M.斯塔姆 ,  L.D.斯特瓦诺维奇 ,  K.V.S.R.基肖尔 ,  J.W.克雷奇默

IPC: H01L29/861 ,  H01L29/739 ,  H01L29/06 ,  H01L29/16 ,  H01L21/266 ,  H01L29/78

CPC classification number: H01L29/0638 ,  H01L21/0465 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/8613

Abstract: 提供一种半导体器件(200)，包括：含碳化硅的衬底(202)；布置在衬底(202)上的漂移层(214)，漂移层含掺第一(n型)掺杂剂类型的漂移区(214)，以具有第一导电类型；与漂移区相邻并接近漂移层的表面(204)的第二区(216)。第二区掺第二(p型)掺杂剂类型，以具有第二导电类型。半导体器件还包括与第二(阱)区相邻布置的结终端扩展(JTE)(220)。JTE具有宽度Wjte且包括在第一、第二方向上被隔离且掺杂有变化浓度的第二(p型)掺杂剂类型的多个离散区(221)，以具有总体沿着远离主阻断结(230)边缘的方向减小的函数形式的第二导电类型的有效掺杂分布。宽度Wjte小于或等于一维耗尽宽度(Wdepl 1D)五倍的倍数，以及半导体器件的电荷容差大于1.0x1013/cm2。

公开(公告)号：CN104282758A

公开(公告)日：2015-01-14

申请号：CN201410310922.2

申请日：2014-07-02

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L29/41758 ,  H01L29/66068 ,  H01L29/7802

Abstract: 半导体器件包括设置在衬底上的漂移层。漂移层具有非平面表面，所述非平面表面具有平行于半导体器件的沟道的长度而定向的多个重复特征。此外，每一个重复特征具有比漂移层的剩余部分高的掺杂剂浓度。

公开(公告)号：CN117219651A

公开(公告)日：2023-12-12

申请号：CN202311017276.6

申请日：2017-03-09

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西 ,  D.A.利利恩菲尔德 ,  R.甘地

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 超结(SJ)装置包括一个或多个电荷平衡(CB)层。每个CB层包括具有第一导电型的外延(epi)层和具有第二导电型的多个电荷平衡(CB)区。另外，SJ装置包括具有第二导电型的连接区，该连接区从设置在SJ装置的装置层的顶部表面中的区延伸到CB区中的一个或多个。连接区使载流子能够从该区直接地流动到一个或多个CB区，这减少SJ装置的切换损耗。

公开(公告)号：CN115360238A

公开(公告)日：2022-11-18

申请号：CN202210905423.2

申请日：2015-06-24

Applicant: 通用电气公司

Inventor： A.V.博罗特尼科夫 ,  P.A.罗西

IPC: H01L29/78 ,  H01L29/16

Abstract: 本发明题为半导体器件的蜂窝布局。一种制作在碳化硅(SiC)半导体层的表面的半导体器件单元的方法包括在SiC半导体层的表面之上形成半导体器件单元的分段源和体接触件(SSBC)。SSBC包括体接触件部分，其设置在半导体层的表面之上并且接近半导体器件单元的体接触件区，其中体接触件部分基本上设置在半导体器件单元的中心之上。SSBC还包括至少一个源接触件部分，其设置在半导体层的表面之上并且接近半导体器件单元的源接触件区，其中至少一个源接触件部分仅部分包围SSBC的体接触件部分。