-
公开(公告)号：CN104303314B
公开(公告)日：2017-05-24
申请号：CN201380025695.2
申请日：2013-05-15
Applicant: 通用电气公司
Inventor： S.D.阿瑟 , A.V.博洛特尼科夫 , P.A.罗西 , K.S.马托查 , R.J.赛亚 , Z.M.斯塔姆 , L.D.斯特瓦诺维奇 , K.V.S.R.基肖尔 , J.W.克雷奇默
IPC: H01L29/861 , H01L29/739 , H01L29/06 , H01L29/16 , H01L21/266 , H01L29/78
CPC classification number: H01L29/0638 , H01L21/0465 , H01L29/0619 , H01L29/0646 , H01L29/1608 , H01L29/36 , H01L29/6606 , H01L29/7395 , H01L29/7811 , H01L29/8611 , H01L29/8613
Abstract: 提供一种半导体器件(200)，包括：含碳化硅的衬底(202)；布置在衬底(202)上的漂移层(214)，漂移层含掺第一(n型)掺杂剂类型的漂移区(214)，以具有第一导电类型；与漂移区相邻并接近漂移层的表面(204)的第二区(216)。第二区掺第二(p型)掺杂剂类型，以具有第二导电类型。半导体器件还包括与第二(阱)区相邻布置的结终端扩展(JTE)(220)。JTE具有宽度Wjte且包括在第一、第二方向上被隔离且掺杂有变化浓度的第二(p型)掺杂剂类型的多个离散区(221)，以具有总体沿着远离主阻断结(230)边缘的方向减小的函数形式的第二导电类型的有效掺杂分布。宽度Wjte小于或等于一维耗尽宽度(Wdepl 1D)五倍的倍数，以及半导体器件的电荷容差大于1.0x1013/cm2。
-
公开(公告)号：CN103578933B
公开(公告)日：2018-03-30
申请号：CN201310338519.6
申请日：2013-08-06
Applicant: 通用电气公司
Inventor： J.D.迈克尔 , S.D.阿瑟 , T.L.约翰逊 , D.A.利利恩菲尔德
CPC classification number: H01L21/0485 , H01L29/66068 , H01L29/7827
Abstract: 本发明公开了半导体器件连同用于制造此类器件的方法。在某些实施例中，半导体器件包括使用限制半导体器件在操作期间诸如由偏置温度不稳定性引起的阈值电压偏移的金属形成的源电极。在某些实施例中，半导体器件可基于碳化硅。
-
公开(公告)号：CN106030757A
公开(公告)日：2016-10-12
申请号：CN201580009268.4
申请日：2015-01-27
Applicant: 通用电气公司
Inventor： J.J.麦克马洪 , L.D.斯特瓦诺维奇 , S.D.阿瑟 , T.B.戈尔奇卡 , R.A.博普雷 , Z.M.斯坦 , A.V.波罗特尼科夫
IPC: H01L21/04 , H01L29/423 , H01L29/78 , H01L29/16
CPC classification number: H01L29/7802 , H01L21/045 , H01L21/049 , H01L29/1608 , H01L29/42368 , H01L29/66068
Abstract: 提出了半导体装置。该装置包括半导体层，该半导体层包括碳化硅，并且具有第一表面和第二表面。栅极绝缘层设置于半导体层的第一表面的一部分上，并且栅极电极设置于栅极绝缘层上。该装置进一步包括氧化物，该氧化物设置于栅极绝缘层与栅极电极之间在与栅极电极的边缘相邻的拐角处，以便栅极绝缘层具有在拐角处比在层的中心处的厚度大的厚度。还提供用于制作装置的方法。
-
公开(公告)号：CN103579302B
公开(公告)日：2018-05-08
申请号：CN201310324987.8
申请日：2013-07-30
Applicant: 通用电气公司
CPC classification number: H01L23/04 , H01L21/50 , H01L29/1608 , H01L29/7802 , H01L2924/0002 , H01L2924/00
Abstract: 本公开涉及碳化硅器件中的降低的偏压温度不稳定性的半导体器件和方法。一种系统包括碳化硅(SiC)半导体器件以及包封SiC半导体器件的气密密封封装。气密密封封装配置成保持SiC半导体器件附近的特定气氛。此外，特定气氛将操作期间的SiC半导体器件的阈值电压的偏移限制到小于1 V。
-
公开(公告)号：CN103077938B
公开(公告)日：2017-12-08
申请号：CN201210416034.X
申请日：2012-10-26
Applicant: 通用电气公司
IPC: H01L23/62
CPC classification number: H01L21/56 , H01L23/3185 , H01L29/0657 , H01L29/1608 , H01L29/2003 , H01L29/861 , H01L29/8618 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的名称是“用于瞬时电压抑制器的方法和系统”。提供一种形成碳化硅瞬时电压抑制器（TVS）组件（218）的方法和用于瞬时电压抑制器（TVS）组件的系统。TVS组件包含采用台面结构的半导体芯片（302），该台面结构包含：具有第一极性的导电性的第一宽带隙半导体的第一层（306）；与第一层电接触地耦合的具有第二极性的导电性的第一或第二宽带隙半导体的第二层（308），其中第二极性不同于第一极性。TVS组件还包含与第二层电接触地耦合的具有第一极性的导电性的第一、第二或第三宽带隙半导体的第三层（312）。具有第二极性的导电性的层相对于具有第一极性的导电性的层轻掺杂。
-
Patent Agency Ranking
公开(公告)号：CN103579302A
公开(公告)日：2014-02-12
申请号：CN201310324987.8
申请日：2013-07-30
Applicant: 通用电气公司
CPC classification number: H01L23/04 , H01L21/50 , H01L29/1608 , H01L29/7802 , H01L2924/0002 , H01L2924/00
Abstract: 本公开涉及碳化硅器件中的降低的偏压温度不稳定性的半导体器件和方法。一种系统包括碳化硅(SiC)半导体器件以及包封SiC半导体器件的气密密封封装。气密密封封装配置成保持SiC半导体器件附近的特定气氛。此外，特定气氛将操作期间的SiC半导体器件的阈值电压的偏移限制到小于1V。
-
公开(公告)号：CN104303314A
公开(公告)日：2015-01-21
申请号：CN201380025695.2
申请日：2013-05-15
Applicant: 通用电气公司
Inventor： S.D.阿瑟 , A.V.博洛特尼科夫 , P.A.罗西 , K.S.马托查 , R.J.赛亚 , Z.M.斯塔姆 , L.D.斯特瓦诺维奇 , K.V.S.R.基肖尔 , J.W.克雷奇默
IPC: H01L29/861 , H01L29/739 , H01L29/06 , H01L29/16 , H01L21/266 , H01L29/78
CPC classification number: H01L29/0638 , H01L21/0465 , H01L29/0619 , H01L29/0646 , H01L29/1608 , H01L29/36 , H01L29/6606 , H01L29/7395 , H01L29/7811 , H01L29/8611 , H01L29/8613
Abstract: 提供一种半导体器件(200)，包括：含碳化硅的衬底(202)；布置在衬底(202)上的漂移层(214)，漂移层含掺第一(n型)掺杂剂类型的漂移区(214)，以具有第一导电类型；与漂移区相邻并接近漂移层的表面(204)的第二区(216)。第二区掺第二(p型)掺杂剂类型，以具有第二导电类型。半导体器件还包括与第二(阱)区相邻布置的结终端扩展(JTE)(220)。JTE具有宽度Wjte且包括在第一、第二方向上被隔离且掺杂有变化浓度的第二(p型)掺杂剂类型的多个离散区(221)，以具有总体沿着远离主阻断结(230)边缘的方向减小的函数形式的第二导电类型的有效掺杂分布。宽度Wjte小于或等于一维耗尽宽度(Wdepl 1D)五倍的倍数，以及半导体器件的电荷容差大于1.0x1013/cm2。
-
公开(公告)号：CN103794477A
公开(公告)日：2014-05-14
申请号：CN201210423325.1
申请日：2012-10-30
Applicant: 通用电气公司
CPC classification number: H01L29/66068 , H01L29/0607 , H01L29/0847 , H01L29/7827
Abstract: 在一个实施例中，本发明包括包含单独的MOSFET单元的MOSFET。每个单元包括U形阱（228）（P型）和在阱之内形成的两个平行的源极（260）（N型）。多个源极横档（262）（掺杂N的）在多个位置连接源极（260）。在两个横档（262）之间的区域包括体（252）（P型）。这些特征形成于N型外延层（220）上，该N型外延层（220）形成于N型衬底（216）上。接触（290）延伸跨过并且接触多个源极横档（262）和体（252）。栅极氧化物和栅极接触覆盖在第一阱的腿和第二邻近阱的腿上，响应于栅极电压使导电型反转。MOSFET包括多个这些单元来获得期望的低沟道电阻。通过在制造过程的几个状态利用自对准技术来形成单元区域。
-
公开(公告)号：CN103578933A
公开(公告)日：2014-02-12
申请号：CN201310338519.6
申请日：2013-08-06
Applicant: 通用电气公司
Inventor： J.D.迈克尔 , S.D.阿瑟 , T.L.约翰逊 , D.A.利利恩菲尔德
CPC classification number: H01L21/0485 , H01L29/66068 , H01L29/7827
Abstract: 本发明公开了半导体器件连同用于制造此类器件的方法。在某些实施例中，半导体器件包括使用限制半导体器件在操作期间诸如由偏置温度不稳定性引起的阈值电压偏移的金属形成的源电极。在某些实施例中，半导体器件可基于碳化硅。
-
公开(公告)号：CN103077938A
公开(公告)日：2013-05-01
申请号：CN201210416034.X
申请日：2012-10-26
Applicant: 通用电气公司
IPC: H01L23/62
CPC classification number: H01L21/56 , H01L23/3185 , H01L29/0657 , H01L29/1608 , H01L29/2003 , H01L29/861 , H01L29/8618 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的名称是“用于瞬时电压抑制器的方法和系统”。提供一种形成碳化硅瞬时电压抑制器（TVS）组件（218）的方法和用于瞬时电压抑制器（TVS）组件的系统。TVS组件包含采用台面结构的半导体芯片（302），该台面结构包含：具有第一极性的导电性的第一宽带隙半导体的第一层（306）；与第一层电接触地耦合的具有第二极性的导电性的第一或第二宽带隙半导体的第二层（308），其中第二极性不同于第一极性。TVS组件还包含与第二层电接触地耦合的具有第一极性的导电性的第一、第二或第三宽带隙半导体的第三层（312）。具有第二极性的导电性的层相对于具有第一极性的导电性的层轻掺杂。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
