-
公开(公告)号：CN113383310A
公开(公告)日：2021-09-10
申请号：CN202080014231.1
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： P·苏尔蒂 , S·迈于兰 , V·安德烈 , A·阿普 , V·乔治 , A·科克 , M·麦克费森 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , J·雷 , L·斯特里拉马萨玛 , S·金
IPC: G06F9/30
Abstract: 本文描述的实施例包括提供经由脉动处理单元对稀疏数据执行算术的技术的软件、固件和硬件逻辑。一个实施例提供了在使用稀疏数据时优化对脉动阵列的训练和推理的技术。一个实施例提供了在执行稀疏计算操作时使用解压缩信息的技术。一个实施例能够实现经由共享寄存器堆的特殊功能计算阵列的分解。一个实施例能够实现GPGPU上的打包数据压缩和扩展操作。一个实施例提供了利用GPGPU的高速缓存层级内的块稀疏性的技术。
-
公开(公告)号：CN113383304A
公开(公告)日：2021-09-10
申请号：CN202080014355.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·阿南塔拉曼 , E·乌尔-艾哈迈德-瓦尔 , V·安德烈 , N·加洛波冯波里斯 , V·乔治 , A·科克 , M·麦克菲尔森 , S·迈于兰 , J·雷 , V·兰加纳坦
IPC: G06F3/06 , G06F12/0895 , G06F7/58
Abstract: 涉及数据初始化技术的方法和设备。在示例中，设备包括处理器，所述处理器用于：读取一个或多个元数据代码，所述一个或多个元数据代码映射到高速缓冲存储器中的一个或多个高速缓存行；以及响应于确定一个或多个元数据代码指示高速缓存行要包含随机数字数据，调用随机数生成器以生成用于一个或多个高速缓存行的随机数字数据。还公开并要求保护其它实施例。
-
公开(公告)号：CN113424163A
公开(公告)日：2021-09-21
申请号：CN202080014300.9
申请日：2020-02-11
Applicant: 英特尔公司
IPC: G06F12/0862 , G06F12/084 , G06F12/0842 , G06F12/1009
Abstract: 实施例一般涉及多GPU环境中的存储器预取。一种设备的实施例包括多个处理器，所述多个处理器包括用于处理数据的主机处理器和多个图形处理单元（GPU），所述GPU中的每一个GPU包括预取器和高速缓存；以及用于存储数据的存储器，所述存储器包括多个存储器元件；其中，所述GPU中的每一个GPU的所述预取器要将数据从所述存储器预取到所述GPU的所述高速缓存；以及其中，GPU的所述预取器被禁止从所述GPU或所述主机处理器不拥有的页预取。
-
公开(公告)号：CN113711185A
公开(公告)日：2021-11-26
申请号：CN202080014239.8
申请日：2020-02-10
Applicant: 英特尔公司
Inventor： M·拉马多斯 , V·韦姆拉帕利 , N·库雷 , W·B·萨德勒 , J·D·皮亚尔斯 , M·A·彼得 , B·阿什鲍格 , E·乌尔-艾哈迈德-瓦尔 , N·加洛波冯波里斯 , A·科克 , A·阿南塔拉曼 , S·迈于兰 , V·乔治 , S·金 , V·安德烈
Abstract: 涉及预测性页故障处理的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：接收触发了计算进程的页故障的虚拟地址；检查用于虚拟存储器分配的虚拟存储器空间，所述虚拟存储器分配针对触发了所述页故障的所述计算进程；以及根据以下项之一来管理所述页故障：第一协议，所述第一协议响应于确定触发了所述页故障的所述虚拟地址是针对所述计算进程的所述虚拟存储器分配中的最后页，或者第二协议，所述第二协议响应于确定触发了所述页故障的所述虚拟地址不是针对所述计算进程的所述虚拟存储器分配中的最后页。还公开并要求保护其它实施例。
-
Patent Agency Ranking
公开(公告)号：CN113454596A
公开(公告)日：2021-09-28
申请号：CN202080014238.3
申请日：2020-02-11
Applicant: 英特尔公司
Inventor： J·雷 , A·阿南塔拉曼 , A·R·阿普 , A·科克 , E·乌尔-艾哈迈德-瓦尔 , V·安德列 , S·麦于兰 , N·加洛普冯博里斯 , M·麦克费尔森 , B·阿什博 , M·拉曼多斯 , V·维穆拉帕利 , W·萨德勒 , J·皮尔斯 , S·金 , V·乔治
Abstract: 涉及图形处理器中的标量核集成的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：从主机集合体接收用于图形工作负荷的工作负荷指令集，确定操作集合中适合于由所述图形处理装置的标量处理器集合体执行的第一操作子集和操作集合中适合于由所述图形处理装置的向量处理器集合体执行的第二操作子集，将所述第一操作子集指派给所述标量处理器集合体以用于执行以生成第一输出集合，将所述第二操作子集指派给所述向量处理器集合体以用于执行以生成第二输出集合。还公开并要求保护其它实施例。
-
公开(公告)号：CN113424162A
公开(公告)日：2021-09-21
申请号：CN202080014341.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , N·库雷 , S·迈于兰 , A·科克 , P·瑟蒂 , V·乔治 , V·安德烈 , A·阿普 , G·加西亚 , P·克 , S·金 , S·库马尔 , P·马罗利亚 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , W·萨德勒 , L·斯特里拉马萨马
IPC: G06F12/0804 , G06F12/0893 , G06F12/0862 , G06F9/38 , G06F12/128
Abstract: 本文描述的实施例提供了能够实现通用图形处理单元上的存储器的动态重新配置的技术。本文描述的一个实施例基于硬件统计能够实现高速缓冲存储器存储体指派的动态重新配置。一个实施例在相同页表层级内和相同页目录下使用混合四千字节和六十四千字节页能够实现虚拟存储器地址转化。一个实施例规定了一种图形处理器和相关联的异质处理系统，所述图形处理器和相关联的异质处理系统具有相同级别的缓存层级的近区域和远区域。
-
公开(公告)号：CN113454609A
公开(公告)日：2021-09-28
申请号：CN202080014359.8
申请日：2020-02-12
Applicant: 英特尔公司
Inventor： V·维穆拉帕利 , L·斯特里拉马萨玛 , M·麦克费森 , A·阿南塔拉曼 , B·阿什博 , M·拉曼多斯 , W·B·萨德勒 , J·皮尔斯 , S·杰那斯 , B·英斯科 , V·兰加纳坦 , K·辛哈 , A·亨特 , P·苏尔蒂 , N·加洛普冯博里斯 , J·雷 , A·R·阿普 , E·乌尔-艾哈迈德-瓦尔 , A·科克 , S·金 , S·麦尤兰 , V·安德烈
IPC: G06F12/0862 , G06F12/0897 , G06F12/0888 , G06F9/38
Abstract: 实施例一般涉及用于图形数据处理的数据预取。一种设备的实施例包括：一个或多个处理器，所述一个或多个处理器包括一个或多个图形处理单元（GPU）；以及多个高速缓存，所述多个高速缓存用于为所述一个或多个GPU提供存储装置，所述多个高速缓存至少包括L1高速缓存和L3高速缓存；其中所述设备将通过所述一个或多个GPU中的第一GPU的预取器来提供对数据的智能预取，包括：测量针对所述L1高速缓存的命中率，在确定针对所述L1高速缓存的所述命中率等于或大于阈值时，将对数据的预取限于所述L3高速缓存中的存储装置，以及在确定针对所述L1高速缓存的所述命中率小于阈值时，允许对数据的所述预取到所述L1高速缓存。
-
公开(公告)号：CN113396401A
公开(公告)日：2021-09-14
申请号：CN202080014347.5
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·科克 , A·阿南塔拉曼 , E·乌尔-艾哈迈德-瓦尔 , V·安德烈 , N·加洛普冯博里斯 , V·乔治 , M·麦克费尔森 , S·麦于兰 , J·雷 , L·斯特里拉马萨玛 , S·杰那斯 , B·英斯科 , V·兰加纳坦 , K·辛哈 , A·亨特 , P·苏尔蒂 , D·普菲尔 , J·瓦莱里奥 , A·N·沙
IPC: G06F12/0811
Abstract: 涉及用于多贴片存储器管理的技术的方法和设备。在示例中，一种设备包括：高速缓冲存储器；高带宽存储器；着色器核，所述着色器核通信地耦合到高速缓冲存储器并且包括处理元件，所述处理元件用于解压缩从高速缓冲存储器中的内存数据库取出并且具有第一位长度的第一数据元素，以生成具有大于第一位长度的第二位长度的第二数据元素；以及算术逻辑单元（ALU），所述算术逻辑单元（ALU）用于将数据元素与在内存数据库的查询中提供的目标值进行比较。还公开并要求保护其它实施例。
-
公开(公告)号：CN113396400A
公开(公告)日：2021-09-14
申请号：CN202080014235.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·阿普 , L·斯特里拉马萨玛 , A·科克 , S·科尔曼 , V·乔治 , A·小亨特 , B·英斯科 , S·杰那斯 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , J·雷 , K·辛哈 , P·苏尔蒂 , K·瓦迪亚纳坦
IPC: G06F12/0804 , G06F12/0893 , G06F12/0895 , G06F9/38 , G06F16/27 , G06F12/06 , G06F16/2453 , G06F7/58 , G06F12/0811 , G06F12/0862 , G06F12/0866 , G06F15/173 , G06F9/30 , G06F12/02 , G06F12/0875 , G06F9/50 , G06F16/245
Abstract: 本设计的图形处理器提供用于高速缓存操作的层级开放扇区和可变高速缓存大小。在一个实施例中，图形处理器包括具有层级开放扇区设计的高速缓冲存储器，所述层级开放扇区设计包含上部区域和下部区域的第一层级，其中每个区域包含扇区的第二层级。高速缓存控制器被配置成初始地开放下部区域的第一扇区，以接收不匹配第一扇区中的地址的存储器请求，并且以开放下部区域的第二扇区。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
