-
公开(公告)号：CN113366437A
公开(公告)日：2021-09-07
申请号：CN202080011587.X
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC分类号： G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
摘要： 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN113439265A
公开(公告)日：2021-09-24
申请号：CN202080011299.4
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , J·雷 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , S·科尔曼 , N·加洛泊凡博列斯 , V·乔治 , P·开 , S·金 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , V·兰加纳坦 , J·瓦莱里奥
IPC分类号： G06F12/0811
摘要： 本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
-
公开(公告)号：CN113424163A
公开(公告)日：2021-09-21
申请号：CN202080014300.9
申请日：2020-02-11
申请人： 英特尔公司
IPC分类号： G06F12/0862 , G06F12/084 , G06F12/0842 , G06F12/1009
摘要： 实施例一般涉及多GPU环境中的存储器预取。一种设备的实施例包括多个处理器，所述多个处理器包括用于处理数据的主机处理器和多个图形处理单元（GPU），所述GPU中的每一个GPU包括预取器和高速缓存；以及用于存储数据的存储器，所述存储器包括多个存储器元件；其中，所述GPU中的每一个GPU的所述预取器要将数据从所述存储器预取到所述GPU的所述高速缓存；以及其中，GPU的所述预取器被禁止从所述GPU或所述主机处理器不拥有的页预取。
-
公开(公告)号：CN113366454A
公开(公告)日：2021-09-07
申请号：CN202080011597.3
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , B·阿什博 , S·贾纳斯 , A·阿南塔拉曼 , A·R·阿普 , N·库雷 , V·乔治 , A·亨特 , B·英斯科 , E·乌尔德-阿迈德-瓦尔 , S·潘尼尔 , V·兰加纳坦 , J·雷 , K·辛哈 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC分类号： G06F12/0804 , G06F12/0893 , G06F15/173
摘要： 实施例总体上涉及用于图形操作的多片架构。装置的实施例包括：用于图形操作的多片架构，包括多片图形处理器，多片处理器包括：一个或多个管芯；多个处理器片，安装在一个或多个管芯上；以及结构，用于互连一个或多个管芯上的处理器片，其中，结构用于启用多个处理器片中的处理器片之间的通信。
-
公开(公告)号：CN113366435A
公开(公告)日：2021-09-07
申请号：CN202080011341.2
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·R·阿普 , A·考克 , A·阿南塔拉曼 , E·乌尔德-阿迈德-瓦尔 , J·雷 , M·麦克弗森 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , S·马余兰 , V·兰加纳坦 , J·P·艾斯 , P·开 , S·卡玛
IPC分类号： G06F9/30
摘要： 涉及用于数据压缩的技术的方法和装置。在示例中，装置包括处理器，该处理器用于：接收针对存储器段的数据压缩指令；以及响应于数据压缩指令，响应于确定相同存储器值的序列具有超过阈值的长度而对相同存储器值的序列进行压缩。还公开并要求保护其他实施例。
-
公开(公告)号：CN114968366A
公开(公告)日：2022-08-30
申请号：CN202210586709.9
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC分类号： G06F9/302 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
摘要： 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN113490917A
公开(公告)日：2021-10-08
申请号：CN202080014451.4
申请日：2020-01-23
申请人： 英特尔公司
发明人： V·安德烈 , A·阿南塔拉曼 , A·R·阿普 , N·加洛坡冯伯里斯 , A·科克 , S·金 , E·乌尔德-艾哈迈德-瓦勒 , M·麦克弗森 , S·马伊尤兰 , V·兰加纳坦 , J·雷 , V·乔治
摘要： 一个实施例提供了一种通用图形处理单元，包括：一组处理元件，用于执行由通用图形处理器执行的第二内核的一个或多个线程组、耦合到该组处理元件的片上存储器，以及与该组处理元件耦合的调度器，调度器将内核的线程组调度到该组处理元件，其中调度器用于调度第二内核的线程组在第一内核的线程组之后执行，响应于确定第二内核依赖于第一内核，第二内核的线程组被配置为访问片上存储器的包含由第一内核的线程组写入的数据的区域。
-
公开(公告)号：CN113424156A
公开(公告)日：2021-09-21
申请号：CN202080013762.9
申请日：2020-02-24
申请人： 英特尔公司
摘要： 公开了装置，其包括利用队列或过渡缓冲器以实现改善的低等待时间高带宽管芯上数据检取的通用图形处理单元和图形多处理器。在一个实施例中，图形多处理器包括：至少一个计算引擎，用于提供请求；队列或过渡缓冲器；以及逻辑，耦合至队列或过渡缓冲器。逻辑配置成用于：使请求被传递到队列或过渡缓冲器，以在不处理请求的情况下进行临时存储；以及确定队列或过渡缓冲器是否具有预定量的存储容量。
-
公开(公告)号：CN113424148A
公开(公告)日：2021-09-21
申请号：CN202080014501.9
申请日：2020-03-14
申请人： 英特尔公司
发明人： L·斯特瑞拉马萨尔马 , P·苏提 , V·乔治 , B·阿什博 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , N·加洛坡冯伯里斯 , A·科克 , M·麦克弗森 , S·马伊尤兰 , N·米斯特里 , E·乌尔德-艾哈迈德-瓦勒 , S·帕内尔 , V·兰加纳坦 , J·雷 , A·沙阿 , S·坦格里
IPC分类号： G06F9/38 , G06F12/0862 , G06F9/30
摘要： 本文公开了用于检测跨分片访问、利用经由复制操作的数据多播提供多分片推理缩放和提供页迁移的多分片存储器管理。在一个实施例中，一种用于多分片架构的图形处理器包括：第一图形处理单元(GPU)，其具有存储器和存储器控制器；第二图形处理单元(GPU)，其具有存储器；以及跨GPU结构，其用于通信地耦合第一GPU和第二GPU。存储器控制器被配置为：确定在多GPU配置中从第一GPU到第二GPU的存储器是否发生频繁的跨分片存储器访问；以及当从第一GPU到第二GPU的存储器发生频繁的跨分片存储器访问时，发送消息以发起数据传送机制。
-
公开(公告)号：CN113383304A
公开(公告)日：2021-09-10
申请号：CN202080014355.X
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·R·阿普 , A·阿南塔拉曼 , E·乌尔-艾哈迈德-瓦尔 , V·安德烈 , N·加洛波冯波里斯 , V·乔治 , A·科克 , M·麦克菲尔森 , S·迈于兰 , J·雷 , V·兰加纳坦
IPC分类号： G06F3/06 , G06F12/0895 , G06F7/58
摘要： 涉及数据初始化技术的方法和设备。在示例中，设备包括处理器，所述处理器用于：读取一个或多个元数据代码，所述一个或多个元数据代码映射到高速缓冲存储器中的一个或多个高速缓存行；以及响应于确定一个或多个元数据代码指示高速缓存行要包含随机数字数据，调用随机数生成器以生成用于一个或多个高速缓存行的随机数字数据。还公开并要求保护其它实施例。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.023 秒)
