-
公开(公告)号：CN113383310A
公开(公告)日：2021-09-10
申请号：CN202080014231.1
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： P·苏尔蒂 , S·迈于兰 , V·安德烈 , A·阿普 , V·乔治 , A·科克 , M·麦克费森 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , J·雷 , L·斯特里拉马萨玛 , S·金
IPC: G06F9/30
Abstract: 本文描述的实施例包括提供经由脉动处理单元对稀疏数据执行算术的技术的软件、固件和硬件逻辑。一个实施例提供了在使用稀疏数据时优化对脉动阵列的训练和推理的技术。一个实施例提供了在执行稀疏计算操作时使用解压缩信息的技术。一个实施例能够实现经由共享寄存器堆的特殊功能计算阵列的分解。一个实施例能够实现GPGPU上的打包数据压缩和扩展操作。一个实施例提供了利用GPGPU的高速缓存层级内的块稀疏性的技术。
-
公开(公告)号：CN113366437A
公开(公告)日：2021-09-07
申请号：CN202080011587.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN114968366A
公开(公告)日：2022-08-30
申请号：CN202210586709.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/302 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN113490917A
公开(公告)日：2021-10-08
申请号：CN202080014451.4
申请日：2020-01-23
Applicant: 英特尔公司
Inventor： V·安德烈 , A·阿南塔拉曼 , A·R·阿普 , N·加洛坡冯伯里斯 , A·科克 , S·金 , E·乌尔德-艾哈迈德-瓦勒 , M·麦克弗森 , S·马伊尤兰 , V·兰加纳坦 , J·雷 , V·乔治
Abstract: 一个实施例提供了一种通用图形处理单元，包括：一组处理元件，用于执行由通用图形处理器执行的第二内核的一个或多个线程组、耦合到该组处理元件的片上存储器，以及与该组处理元件耦合的调度器，调度器将内核的线程组调度到该组处理元件，其中调度器用于调度第二内核的线程组在第一内核的线程组之后执行，响应于确定第二内核依赖于第一内核，第二内核的线程组被配置为访问片上存储器的包含由第一内核的线程组写入的数据的区域。
-
公开(公告)号：CN113424156A
公开(公告)日：2021-09-21
申请号：CN202080013762.9
申请日：2020-02-24
Applicant: 英特尔公司
Abstract: 公开了装置，其包括利用队列或过渡缓冲器以实现改善的低等待时间高带宽管芯上数据检取的通用图形处理单元和图形多处理器。在一个实施例中，图形多处理器包括：至少一个计算引擎，用于提供请求；队列或过渡缓冲器；以及逻辑，耦合至队列或过渡缓冲器。逻辑配置成用于：使请求被传递到队列或过渡缓冲器，以在不处理请求的情况下进行临时存储；以及确定队列或过渡缓冲器是否具有预定量的存储容量。
-
Patent Agency Ranking
公开(公告)号：CN113424148A
公开(公告)日：2021-09-21
申请号：CN202080014501.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： L·斯特瑞拉马萨尔马 , P·苏提 , V·乔治 , B·阿什博 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , N·加洛坡冯伯里斯 , A·科克 , M·麦克弗森 , S·马伊尤兰 , N·米斯特里 , E·乌尔德-艾哈迈德-瓦勒 , S·帕内尔 , V·兰加纳坦 , J·雷 , A·沙阿 , S·坦格里
IPC: G06F9/38 , G06F12/0862 , G06F9/30
Abstract: 本文公开了用于检测跨分片访问、利用经由复制操作的数据多播提供多分片推理缩放和提供页迁移的多分片存储器管理。在一个实施例中，一种用于多分片架构的图形处理器包括：第一图形处理单元(GPU)，其具有存储器和存储器控制器；第二图形处理单元(GPU)，其具有存储器；以及跨GPU结构，其用于通信地耦合第一GPU和第二GPU。存储器控制器被配置为：确定在多GPU配置中从第一GPU到第二GPU的存储器是否发生频繁的跨分片存储器访问；以及当从第一GPU到第二GPU的存储器发生频繁的跨分片存储器访问时，发送消息以发起数据传送机制。
-
公开(公告)号：CN113383304A
公开(公告)日：2021-09-10
申请号：CN202080014355.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·阿南塔拉曼 , E·乌尔-艾哈迈德-瓦尔 , V·安德烈 , N·加洛波冯波里斯 , V·乔治 , A·科克 , M·麦克菲尔森 , S·迈于兰 , J·雷 , V·兰加纳坦
IPC: G06F3/06 , G06F12/0895 , G06F7/58
Abstract: 涉及数据初始化技术的方法和设备。在示例中，设备包括处理器，所述处理器用于：读取一个或多个元数据代码，所述一个或多个元数据代码映射到高速缓冲存储器中的一个或多个高速缓存行；以及响应于确定一个或多个元数据代码指示高速缓存行要包含随机数字数据，调用随机数生成器以生成用于一个或多个高速缓存行的随机数字数据。还公开并要求保护其它实施例。
-
公开(公告)号：CN112534404A
公开(公告)日：2021-03-19
申请号：CN202080004209.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , S·贾纳斯 , V·乔治 , S·马余兰 , A·考克 , A·阿普 , P·萨蒂 , V·兰甘塔纳 , V·安德烈 , A·加格 , Y·哈雷尔 , 小亚瑟·亨特 , S·金 , M·麦克弗森 , E·乌尔德-阿迈德-瓦尔 , W·萨德勒 , L·斯特里拉马萨尔玛 , V·维姆拉帕利
Abstract: 本文中描述的实施例包括软件、固件、和硬件逻辑，这些软件、固件、和硬件逻辑提供用于经由脉动处理单元对稀疏数据执行算术的技术。本文中描述的实施例提供用于针对填充零的矩阵和子矩阵跳过计算操作的技术。实施例附加地提供用于维持数据压缩直到处理单元的技术。实施例附加地提供用于稀疏知晓逻辑单元的架构。
-
公开(公告)号：CN113454609A
公开(公告)日：2021-09-28
申请号：CN202080014359.8
申请日：2020-02-12
Applicant: 英特尔公司
Inventor： V·维穆拉帕利 , L·斯特里拉马萨玛 , M·麦克费森 , A·阿南塔拉曼 , B·阿什博 , M·拉曼多斯 , W·B·萨德勒 , J·皮尔斯 , S·杰那斯 , B·英斯科 , V·兰加纳坦 , K·辛哈 , A·亨特 , P·苏尔蒂 , N·加洛普冯博里斯 , J·雷 , A·R·阿普 , E·乌尔-艾哈迈德-瓦尔 , A·科克 , S·金 , S·麦尤兰 , V·安德烈
IPC: G06F12/0862 , G06F12/0897 , G06F12/0888 , G06F9/38
Abstract: 实施例一般涉及用于图形数据处理的数据预取。一种设备的实施例包括：一个或多个处理器，所述一个或多个处理器包括一个或多个图形处理单元（GPU）；以及多个高速缓存，所述多个高速缓存用于为所述一个或多个GPU提供存储装置，所述多个高速缓存至少包括L1高速缓存和L3高速缓存；其中所述设备将通过所述一个或多个GPU中的第一GPU的预取器来提供对数据的智能预取，包括：测量针对所述L1高速缓存的命中率，在确定针对所述L1高速缓存的所述命中率等于或大于阈值时，将对数据的预取限于所述L3高速缓存中的存储装置，以及在确定针对所述L1高速缓存的所述命中率小于阈值时，允许对数据的所述预取到所述L1高速缓存。
-
公开(公告)号：CN113424169A
公开(公告)日：2021-09-21
申请号：CN202080014421.3
申请日：2020-02-24
Applicant: 英特尔公司
Inventor： V·乔治 , A·科克 , A·阿南塔拉曼 , S·马伊尤兰 , S·金 , V·安德烈 , E·乌尔德-艾哈迈德-瓦勒 , J·雷 , A·R·阿普 , N·C·加洛坡冯伯里斯 , P·苏提 , M·麦克弗森
Abstract: 公开了一种包括具有用于临时缓冲的片上密集存储器的通用图形处理单元的装置。在一个实施例中，一种图形多处理器包括：多个计算引擎，其用于执行第一计算以生成第一组数据；高速缓存，其用于存储数据；以及高密度存储器，其与多个计算引擎和高速缓存一起在片上集成。该高密度存储器用于接收第一组数据，临时地存储第一组数据，并且在第一时间段期间将第一组数据提供给高速缓存，该第一时间段在多个计算引擎将使用第一组数据进行第二计算的第二时间段之前。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.04 seconds)
