-
公开(公告)号：CN112905241B
公开(公告)日：2024-03-29
申请号：CN202110224132.2
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , S·贾纳斯 , V·乔治 , S·马余兰 , A·考克 , A·阿普 , P·萨蒂 , V·兰甘塔纳 , V·安德烈 , A·加格 , Y·哈雷尔 , 小亚瑟·亨特 , S·金 , M·麦克弗森 , E·乌尔德-阿迈德-瓦尔 , W·萨德勒 , L·斯特里拉马萨尔玛 , V·维姆拉帕利
Abstract: 本申请公开了用于矩阵加速器架构的稀疏优化。本文中描述的实施例包括软件、固件、和硬件逻辑，这些软件、固件、和硬件逻辑提供用于经由脉动处理单元对稀疏数据执行算术的技术。本文中描述的实施例提供用于针对填充零的矩阵和子矩阵跳过计算操作的技术。实施例附加地提供用于维持数据压缩直到处理单元的技术。实施例附加地提供用于稀疏知晓逻辑单元的架构。
-
公开(公告)号：CN117689531A
公开(公告)日：2024-03-12
申请号：CN202311777921.4
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , S·科尔曼 , N·加洛泊凡博列斯 , V·乔治 , P·开 , S·金 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , V·兰加纳坦 , J·瓦莱里奥
IPC: G06T1/20 , G06T1/60 , G06F12/0877
Abstract: 本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
-
公开(公告)号：CN117120975A
公开(公告)日：2023-11-24
申请号：CN202280025691.3
申请日：2022-03-16
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 一种处理装置包括通用并行处理引擎，该通用并行处理引擎包括：多个处理元件的集合，包括单精度浮点单元、双精度浮点单元和整数单元；矩阵加速器，包括一个或多个脉动阵列；第一寄存器堆，与第一读取控制电路耦合，其中，第一读取控制电路与多个处理元件的集合和矩阵加速器耦合，以对来自多个处理元件的集合和矩阵加速器的对第一寄存器堆的读取请求进行仲裁；以及第二寄存器堆，与第二读取控制电路耦合，其中，第二读取控制电路与矩阵加速器耦合，以对来自矩阵加速器的对第二寄存器堆的读取请求进行仲裁并限制多个处理元件的集合对第二寄存器堆的访问。
-
公开(公告)号：CN113711185A
公开(公告)日：2021-11-26
申请号：CN202080014239.8
申请日：2020-02-10
Applicant: 英特尔公司
Inventor： M·拉马多斯 , V·韦姆拉帕利 , N·库雷 , W·B·萨德勒 , J·D·皮亚尔斯 , M·A·彼得 , B·阿什鲍格 , E·乌尔-艾哈迈德-瓦尔 , N·加洛波冯波里斯 , A·科克 , A·阿南塔拉曼 , S·迈于兰 , V·乔治 , S·金 , V·安德烈
Abstract: 涉及预测性页故障处理的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：接收触发了计算进程的页故障的虚拟地址；检查用于虚拟存储器分配的虚拟存储器空间，所述虚拟存储器分配针对触发了所述页故障的所述计算进程；以及根据以下项之一来管理所述页故障：第一协议，所述第一协议响应于确定触发了所述页故障的所述虚拟地址是针对所述计算进程的所述虚拟存储器分配中的最后页，或者第二协议，所述第二协议响应于确定触发了所述页故障的所述虚拟地址不是针对所述计算进程的所述虚拟存储器分配中的最后页。还公开并要求保护其它实施例。
-
公开(公告)号：CN113454596A
公开(公告)日：2021-09-28
申请号：CN202080014238.3
申请日：2020-02-11
Applicant: 英特尔公司
Inventor： J·雷 , A·阿南塔拉曼 , A·R·阿普 , A·科克 , E·乌尔-艾哈迈德-瓦尔 , V·安德列 , S·麦于兰 , N·加洛普冯博里斯 , M·麦克费尔森 , B·阿什博 , M·拉曼多斯 , V·维穆拉帕利 , W·萨德勒 , J·皮尔斯 , S·金 , V·乔治
Abstract: 涉及图形处理器中的标量核集成的方法和设备。在示例中，一种设备包括处理器，所述处理器用于：从主机集合体接收用于图形工作负荷的工作负荷指令集，确定操作集合中适合于由所述图形处理装置的标量处理器集合体执行的第一操作子集和操作集合中适合于由所述图形处理装置的向量处理器集合体执行的第二操作子集，将所述第一操作子集指派给所述标量处理器集合体以用于执行以生成第一输出集合，将所述第二操作子集指派给所述向量处理器集合体以用于执行以生成第二输出集合。还公开并要求保护其它实施例。
-
Patent Agency Ranking
公开(公告)号：CN113424219A
公开(公告)日：2021-09-21
申请号：CN202080013602.4
申请日：2020-02-24
Applicant: 英特尔公司
Abstract: 公开了用于同步分散的通道或漂移的线程的装置。在一个实施例中，图形多处理器包括队列，该队列具有带有第一组和第二组的组的初始状态，第一组具有第一指令类型和第二指令类型的线程，第二组具有第一指令类型和第二指令类型的线程。重分组引擎(或重分组电路)将线程重分组到第三组和第四组中，第三组具有第一指令类型的线程，第四组具有第二指令类型的线程。
-
公开(公告)号：CN113424162A
公开(公告)日：2021-09-21
申请号：CN202080014341.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , N·库雷 , S·迈于兰 , A·科克 , P·瑟蒂 , V·乔治 , V·安德烈 , A·阿普 , G·加西亚 , P·克 , S·金 , S·库马尔 , P·马罗利亚 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , W·萨德勒 , L·斯特里拉马萨马
IPC: G06F12/0804 , G06F12/0893 , G06F12/0862 , G06F9/38 , G06F12/128
Abstract: 本文描述的实施例提供了能够实现通用图形处理单元上的存储器的动态重新配置的技术。本文描述的一个实施例基于硬件统计能够实现高速缓冲存储器存储体指派的动态重新配置。一个实施例在相同页表层级内和相同页目录下使用混合四千字节和六十四千字节页能够实现虚拟存储器地址转化。一个实施例规定了一种图形处理器和相关联的异质处理系统，所述图形处理器和相关联的异质处理系统具有相同级别的缓存层级的近区域和远区域。
-
公开(公告)号：CN102243527B
公开(公告)日：2014-07-16
申请号：CN201110189877.6
申请日：2008-11-17
Applicant: 英特尔公司
IPC: G06F1/32
CPC classification number: G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
Abstract: 随着朝多核处理器的发展，各核不能轻易确定相对于空闲或活动状态的其它管芯的状态。论述了利用接口在多管芯微处理器中的多个核之间发送核状态的建议。因此，通过允许根据利用各核状态来设置性能和频率的最佳设定，这有助于热管理。
-
公开(公告)号：CN101349996B
公开(公告)日：2013-04-24
申请号：CN200810137747.6
申请日：2008-07-18
Applicant: 英特尔公司
IPC: G06F12/08 , G06F15/167 , G06F1/32
CPC classification number: G06F1/3287 , G06F1/3203 , G06F1/3275 , G06F12/0811 , G06F12/0831 , G06F12/084 , G06F2212/1024 , G06F2212/1028 , G06F2212/1048 , Y02D10/13 , Y02D10/14 , Y02D50/20
Abstract: 根据至少一个实施例，公开了一种在低功耗模式下保留被缓存的信息的技术。在一个实施例中，存储在处理器的本地高速缓存中的信息在该处理器被置于低功耗模式以前被保存至共享高速缓存中，使得其他处理器可以从所述共享高速缓存访问信息，而不必使该低功耗模式的处理器从低功耗模式返回以便向对其本地高速缓存的访问提供服务。
-
公开(公告)号：CN1522415A
公开(公告)日：2004-08-18
申请号：CN02813103.7
申请日：2002-06-20
Applicant: 英特尔公司
IPC: G06F13/10
CPC classification number: G06F13/105
Abstract: 从计算机程序的角度来看，虚拟PCI总线是驻留在一个主机到PCI桥接器后面的物理分层的PCI总线结构的一部分。物理上位于主机到PCI桥接器的主机总线端的设备可以是驻留在虚拟PCI总线上的虚拟装置，这使得物理设备可以参与通常仅仅可由PCI兼容设备得到的与设备无关的初始化和系统资源分配。面向虚拟PCI设备的由处理器启动的主机总线周期可以被截取和重定向到该物理设备。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.038 seconds)
