-
公开(公告)号：CN113409434A
公开(公告)日：2021-09-17
申请号：CN202011527034.8
申请日：2020-12-22
Applicant: 英特尔公司
Abstract: 用于堆栈节流的设备和方法。例如，一种设备的实施例包括：执行电路，所述执行电路包括多个功能单元，所述多个功能单元用来执行多个光线着色器并生成多个初级光线和对应的多个光线消息；先进先出(FIFO)缓冲器，用来对由所述EU生成的所述光线消息进行排队；高速缓存，用来存储所述多个初级光线中的一个或多个初级光线；存储器支持的堆栈，用来将所述多个光线消息的第一子集存储在对应的多个条目中；存储器支持的堆栈管理电路，用来至少部分地基于在所述存储器支持的堆栈中由光线消息当前占据的条目的数量，将所述多个光线消息的第二子集存储到所述存储器支持的堆栈，或者将所述多个光线消息的一个或多个所述第二子集临时存储到存储器子系统；以及光线遍历电路，用来从所述存储器支持的堆栈读取下一光线消息、从所述高速缓存或存储器子系统检索由所述光线消息标识的下一初级光线、以及对所述下一初级光线执行遍历操作。
-
公开(公告)号：CN113470158A
公开(公告)日：2021-10-01
申请号：CN202011516299.8
申请日：2020-12-21
Applicant: 英特尔公司
Abstract: 用于异步光线追踪的设备和方法。例如，处理器的一个实施例包括：包围体层级(BVH)生成器，用于构成BVH，该BVH包括多个层次布置节点，所述节点包括根节点、多个内部节点以及包括图元的多个叶节点，其中每个内部节点包括对于根节点或另一个内部节点的子节点，并且每个叶节点包括对于内部节点的子节点；第一存储库，布置为第一多个条目；第二存储库，布置为第二多个条目，其中第一多个条目和第二多个条目的每个条目要存储将要遍历BVH的光线；分配器电路，基于当前存储在第一和第二存储库中的相对数量的光线将入射光线分发给第一存储库或第二存储库；以及遍历电路，用于在从第一存储库中选择下一个光线与从第二存储库中选择下一个光线之间进行交替，该遍历电路通过从BVH节点堆栈的顶部读取下一个BVH节点并且确定下一个光线是否与下一个BVH节点交叉来使下一个光线遍历BVH。
-
公开(公告)号：CN119166220A
公开(公告)日：2024-12-20
申请号：CN202411207375.5
申请日：2018-04-09
Applicant: 英特尔公司
Abstract: 本申请涉及页面出错和选择性抢占。一个实施例提供了一种并行处理器，包括并行处理器内的处理阵列，处理阵列包括多个计算块，每一个计算块包括配置用于并行操作的多个处理集群，并且所述多个计算块中的每一个是可独立抢占的。在一个实施例中，可以在编译期间生成针对源代码的抢占提示，以使得计算单元能够确定针对抢占的高效点。
-
Patent Agency Ranking
公开(公告)号：CN113424162A
公开(公告)日：2021-09-21
申请号：CN202080014341.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , N·库雷 , S·迈于兰 , A·科克 , P·瑟蒂 , V·乔治 , V·安德烈 , A·阿普 , G·加西亚 , P·克 , S·金 , S·库马尔 , P·马罗利亚 , E·乌尔-艾哈迈德-瓦尔 , V·兰加纳坦 , W·萨德勒 , L·斯特里拉马萨马
IPC: G06F12/0804 , G06F12/0893 , G06F12/0862 , G06F9/38 , G06F12/128
Abstract: 本文描述的实施例提供了能够实现通用图形处理单元上的存储器的动态重新配置的技术。本文描述的一个实施例基于硬件统计能够实现高速缓冲存储器存储体指派的动态重新配置。一个实施例在相同页表层级内和相同页目录下使用混合四千字节和六十四千字节页能够实现虚拟存储器地址转化。一个实施例规定了一种图形处理器和相关联的异质处理系统，所述图形处理器和相关联的异质处理系统具有相同级别的缓存层级的近区域和远区域。
-
公开(公告)号：CN117971461A
公开(公告)日：2024-05-03
申请号：CN202311840692.6
申请日：2018-04-17
Applicant: 英特尔公司
Inventor： B·英斯科 , C·萨克蒂韦尔 , D·温巴尔 , E·奥尔德-艾哈迈德-瓦尔 , H·拉贝 , A·桑原 , R·文卡塔拉曼 , M·拉马多斯 , P·瑟蒂 , J·雷 , A·阿普 , A·沙 , A·卡尔拉
Abstract: 电子处理系统的实施例可包含应用处理器、以通信方式耦合到应用处理器的永久性存储介质以及以通信方式耦合到应用处理器的图形子系统。图形子系统可包含用于处理图形工作负荷的第一图形引擎以及用于从第一图形引擎卸载至少部分图形工作负荷的第二图形引擎。第二图形引擎可包含低精度计算引擎。系统可进一步包含装有第二图形引擎的可穿戴显示器。描述了其它实施例，并要求权利保护。
-
公开(公告)号：CN112801848A
公开(公告)日：2021-05-14
申请号：CN202011010752.8
申请日：2020-09-23
Applicant: 英特尔公司
Inventor： A·R·阿普 , E·G·利斯凯 , P·瑟蒂 , S·卡马 , K·维亚纳桑 , R·潘坦吉 , A·科克 , A·里希克桑 , S·拉克什米纳拉亚娜 , P·拉达 , K·泽尔斯珍
Abstract: 本文中描述的示例涉及能够请求通过存储器总线来传输压缩的数据的解压缩引擎。在一些情况下，存储器总线是要求多个数据传输来传输请求的数据的宽度。在请求的数据要被有序呈现给解压缩引擎的情况下，能够使用重排序缓冲器来存储数据的条目。当接收到行首条目时，能够将该条目提供给解压缩引擎。当接收到一个或多个条目的群组中的最后条目时，群组中的所有条目被有序呈现给解压缩引擎。在一些示例中，解压缩引擎能够借用被分配以供另一存储器客户端使用的存储器资源来扩大可用于使用的重排序缓冲器的大小。例如，能够选择具有超额容量和最慢增长速率的存储器客户端来从其借用存储器资源。
-
公开(公告)号：CN119006265A
公开(公告)日：2024-11-22
申请号：CN202411097838.7
申请日：2018-03-30
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·科克 , J·雷 , K·辛哈 , K·C·韦尔纳普 , S·迈尤兰 , P·瑟蒂 , G-Y·吕 , D·普弗 , S·帕尔 , E·J·赫克斯特拉 , T·T·施吕斯勒 , L·L·赫德
IPC: G06T1/60
Abstract: 本发明涉及针对执行块的分层通用寄存器堆(GRF)。在示例中，一种装置包括多个执行单元，以及通信地耦合至所述多个执行单元的第一通用寄存器堆(GRF)，其中第一GRF由所述多个执行单元共享。还公开并要求保护其他实施例。
-
公开(公告)号：CN115841417A
公开(公告)日：2023-03-24
申请号：CN202210997868.8
申请日：2022-08-19
Applicant: 英特尔公司
Abstract: 一个实施例提供了一种包括处理资源、存储器、高速缓存存储器和加载/存储/高速缓存电路的图形处理器，该处理资源包括寄存器文件，所述加载/存储/高速缓存电路用于处理来自处理资源的加载、存储和预取消息。所述电路包括对立即地址偏移的支持，该立即地址偏移将用于调整针对所述电路请求的存储器访问提供的地址。包括对立即地址偏移的支持消除了在执行存储器访问指令之前执行附加指令以调整要访问的地址的需要。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
