公开(公告)号：CN105789307A

公开(公告)日：2016-07-20

申请号：CN201510821859.3

申请日：2015-11-23

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  中柴康隆 ,  秋山丰

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L23/4952 ,  H01L23/49562 ,  H01L23/5223 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0629 ,  H01L27/0733 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7803 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48464 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012 ,  H01L29/78 ,  H01L29/41725 ,  H01L29/66477

Abstract: 在不增加半导体芯片的面积尺寸的情况下，改善了半导体器件的性能。例如，功率晶体管的源极电极和电容元件的上部电极具有重叠部分。换而言之，电容元件的上部电极通过电容绝缘膜在功率晶体管的源极电极之上形成。即，功率晶体管和电容元件在半导体芯片的厚度方向上以层压的方式布置。结果就是，可以在抑制半导体芯片的平面尺寸增加的同时增加与功率晶体管电连接的电容元件。

公开(公告)号：CN105789307B

公开(公告)日：2021-04-02

申请号：CN201510821859.3

申请日：2015-11-23

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  中柴康隆 ,  秋山丰

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336

Abstract: 在不增加半导体芯片的面积尺寸的情况下，改善了半导体器件的性能。例如，功率晶体管的源极电极和电容元件的上部电极具有重叠部分。换而言之，电容元件的上部电极通过电容绝缘膜在功率晶体管的源极电极之上形成。即，功率晶体管和电容元件在半导体芯片的厚度方向上以层压的方式布置。结果就是，可以在抑制半导体芯片的平面尺寸增加的同时增加与功率晶体管电连接的电容元件。

公开(公告)号：CN104009075A

公开(公告)日：2014-08-27

申请号：CN201410053952.X

申请日：2014-02-18

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本広信

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/76895 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/7789

Abstract: 本发明涉及半导体装置。提高半导体装置的特性。半导体装置构成为具有在基板（S）的上方形成的缓冲层（BU）、沟道层（CH）及势垒层（BA）、贯通势垒层（BA）而达到至沟道层（CH）的中途的槽（T）、以及在该槽（T）内隔着栅极绝缘膜（GI）地配置的栅电极（GE）。另外，沟道层（CH）含有n型杂质，沟道层（CH）的缓冲层（BU）侧的区域相比于势垒层（BA）侧的区域，n型杂质的浓度更大，缓冲层（BU）由带隙比沟道层（CH）宽的氮化物半导体构成。例如，沟道层（CH）由GaN构成，缓冲层（BU）由AlGaN构成。另外，沟道层（CH）具有含有中浓度的n型杂质的沟道下层（CHb）、和在其上形成且含有低浓度的n型杂质的主沟道层（CHa）。

公开(公告)号：CN104009075B

公开(公告)日：2018-07-27

申请号：CN201410053952.X

申请日：2014-02-18

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本広信

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/76895 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/7789

Abstract: 本发明涉及半导体装置。提高半导体装置的特性。半导体装置构成为具有在基板(S)的上方形成的缓冲层(BU)、沟道层(CH)及势垒层(BA)、贯通势垒层(BA)而达到至沟道层(CH)的中途的槽(T)、以及在该槽(T)内隔着栅极绝缘膜(GI)地配置的栅电极(GE)。另外,沟道层(CH)含有n型杂质,沟道层(CH)的缓冲层(BU)侧的区域相比于势垒层(BA)侧的区域,n型杂质的浓度更大,缓冲层(BU)由带隙比沟道层(CH)宽的氮化物半导体构成。例如,沟道层(CH)由GaN构成,缓冲层(BU)由AlGaN构成。另外,沟道层(CH)具有含有中浓度的n型杂质的沟道下层(CHb)、和在其上形成且含有低浓度的n型杂质的主沟道层(CHa)。