公开(公告)号：CN107275397B

公开(公告)日：2021-11-19

申请号：CN201710147483.1

申请日：2017-03-13

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  冈本康宏 ,  川口宏 ,  中山达峰

IPC: H01L29/778 ,  H01L29/20 ,  H01L29/423 ,  H01L29/10 ,  H01L29/06

Abstract: 本发明提供一种半导体器件以及半导体器件的制造方法，提高半导体器件(高电子迁移率晶体管)的特性。将具有缓冲层、沟道层、电子供给层、台面型的覆盖层、源电极(SE)、漏电极(DE)、将覆盖层覆盖的栅极绝缘膜(GI)以及形成于该栅极绝缘膜之上的栅电极(GE)的半导体器件设为以下结构。覆盖层与栅电极(GE)通过栅极绝缘膜(GI)而分离，覆盖层的漏电极(DE)侧和源电极(SE)侧的侧面呈锥形状。例如，覆盖层(台面部)的侧面的锥形角(θ1)为120度以上。根据上述结构，起到TDDB寿命的提高效果，另外，起到导通电阻变动的抑制效果。

公开(公告)号：CN105702734B

公开(公告)日：2021-11-05

申请号：CN201510909918.2

申请日：2015-12-10

Applicant: 瑞萨电子株式会社

Inventor： 三宅慎一 ,  中山达峰

IPC: H01L29/78 ,  H01L29/778 ,  H01L21/336 ,  H01L21/28 ,  H01L29/06

Abstract: 本发明涉及半导体器件及制造半导体器件的方法。一种半导体器件，其包括在衬底上方的缓冲层、沟道层、阻挡层和栅极电极，栅极电极布置在其间有栅极绝缘膜的第一开口中，第一开口穿过阻挡层到达沟道层的中间。将要具有沟道的、在第二开口两侧的第一区域中的二维电子气的浓度被控制为低于在第一区域端部和源极或漏极电极之间的第二区域中的二维电子气的浓度。因此降低了第一区域中的二维电子气的浓度，从而防止了极化电荷的导带增强效应的降低。这防止了阈值电位的降低，从而提高了常闭的可操作性。

公开(公告)号：CN106920833A

公开(公告)日：2017-07-04

申请号：CN201611153469.4

申请日：2016-12-14

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78681 ,  H01L21/3006 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/66522 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/66446 ,  H01L29/66568 ,  H01L29/66666

Abstract: 本公开涉及半导体器件及其制造方法。其中MISFET形成为包括：共掺杂层，形成在衬底之上并且具有n型半导体区域和p型半导体区域；以及栅电极，经由栅极绝缘膜形成在共掺杂层之上。共掺杂层包含的p型杂质Mg的量大于n型杂质Si的量。因此，通过源于p型杂质(这里为Mg)的载体(空穴)来取消源于共掺杂层中的n型杂质(这里为Si)的载体(电子)，从而允许将共掺杂层用作p型半导体区域。通过将氢引入共掺杂层中的将要形成有n型半导体区域的区域来灭活Mg，从而使得该区域用作n型半导体区域。通过如此将氢引入到共掺杂层，可以在同一层中形成p型半导体区域和n型半导体区域。

公开(公告)号：CN105702734A

公开(公告)日：2016-06-22

申请号：CN201510909918.2

申请日：2015-12-10

Applicant: 瑞萨电子株式会社

Inventor： 三宅慎一 ,  中山达峰

IPC: H01L29/78 ,  H01L29/778 ,  H01L21/336 ,  H01L21/28 ,  H01L29/06

CPC classification number: H01L29/7787 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/432 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7785 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/78 ,  H01L21/28 ,  H01L29/06 ,  H01L29/66431 ,  H01L29/66477 ,  H01L29/778

Abstract: 本发明涉及半导体器件及制造半导体器件的方法。一种半导体器件，其包括在衬底上方的缓冲层、沟道层、阻挡层和栅极电极，栅极电极布置在其间有栅极绝缘膜的第一开口中，第一开口穿过阻挡层到达沟道层的中间。将要具有沟道的、在第二开口两侧的第一区域中的二维电子气的浓度被控制为低于在第一区域端部和源极或漏极电极之间的第二区域中的二维电子气的浓度。因此降低了第一区域中的二维电子气的浓度，从而防止了极化电荷的导带增强效应的降低。这防止了阈值电位的降低，从而提高了常闭的可操作性。

公开(公告)号：CN104051515A

公开(公告)日：2014-09-17

申请号：CN201410090758.9

申请日：2014-03-12

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  根贺亮平 ,  金泽全彰 ,  井上隆

IPC: H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/7787

Abstract: 本发明提供了一种半导体器件，为了改进半导体器件的性能。例如，假设在缓冲层和沟道层之间插入超晶格层，被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即，被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。

公开(公告)号：CN107658334A

公开(公告)日：2018-02-02

申请号：CN201710536496.8

申请日：2017-06-26

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  中山达峰 ,  壶井笃司 ,  冈本康宏 ,  川口宏

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1087 ,  H01L23/5226 ,  H01L23/5286 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7787 ,  H01L29/7781 ,  H01L29/0684

Abstract: 本申请涉及半导体器件和制造半导体器件的方法。提高了半导体器件的性能。半导体器件被配置为包括：在衬底之上依次形成的电压钳位层、沟道下层、沟道层和阻挡层；在穿过阻挡层的同时延伸到沟道层中部的沟槽；布置在沟槽内的栅极电极，在栅极电极和沟槽之间具有栅极绝缘膜；形成在栅极电极的两侧上的阻挡层之上的源极电极和漏极电极；以及第四电极，电耦合到电压钳位层。第四电极与源极电极电隔离，并且施加到第四电极的电压与施加到源极电极的电压不同。因此，可以执行阈值控制。例如，可以增加MISFET的阈值。

公开(公告)号：CN103000681B

公开(公告)日：2017-04-12

申请号：CN201210342487.2

申请日：2012-09-14

Applicant: 瑞萨电子株式会社

Inventor： 井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本广信

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明涉及一种半导体器件及其制造方法。在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处产生压缩应变，并且在势垒层和沟道层之间的界面处产生拉伸应变。因此，在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处的负电荷高于正电荷，而势垒层和沟道层之间的界面处的正电荷高于负电荷。沟道层具有第一层、第二层和第三层的堆叠层结构。第二层比第一层和第三层的电子亲和势高的电子亲和势。

公开(公告)号：CN106449767A

公开(公告)日：2017-02-22

申请号：CN201610587483.9

申请日：2016-07-22

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本宏信 ,  增本一郎 ,  三宅慎一 ,  川口宏

IPC: H01L29/80 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7783 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/2258 ,  H01L29/1066 ,  H01L29/1087 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/808 ,  H01L29/80 ,  H01L29/66893 ,  H01L29/78

Abstract: 本发明改进了半导体器件的特性。半导体器件具有包含杂质的电位固定层和栅极电极。漏极电极和源极电极形成在栅极电极的相对侧。中间层绝缘膜形成在栅极电极和漏极电极之间及栅极电极和源极电极之间。漏极电极之下电位固定层部分中的去激活元素浓度高于源极电极之下电位固定层部分中的去激活元素浓度。栅极电极和漏极电极之间的中间层绝缘膜部分的膜厚度不同于栅极电极和源极电极之间的中间层绝缘膜部分的膜厚度。

公开(公告)号：CN106024879A

公开(公告)日：2016-10-12

申请号：CN201610196008.9

申请日：2016-03-31

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明涉及半导体器件和制造半导体器件的方法。改进了半导体器件的特性。所述半导体器件包括衬底上的电压箝位层、沟道基底层、沟道层和势垒层。沟槽穿通势垒层延伸达沟道层的一定深度。栅电极设置在沟槽内的栅绝缘膜上。源电极和漏电极设置在栅电极的相应两侧上。延伸到电压箝位层的穿通孔内的联接部将电压箝位层电联接到源电极。包含受主能级比p型杂质的受主能级深的杂质的杂质区设置在穿通孔下方。电压箝位层减小诸如阈值电压和导通电阻的特性的变化。通过由于杂质区中的杂质导致的跳动导电来减小接触电阻。

公开(公告)号：CN103000681A

公开(公告)日：2013-03-27

申请号：CN201210342487.2

申请日：2012-09-14

Applicant: 瑞萨电子株式会社

Inventor： 井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本广信

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明涉及一种半导体器件及其制造方法。在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处产生压缩应变，并且在势垒层和沟道层之间的界面处产生拉伸应变。因此，在帽层和势垒层之间的界面处以及沟道层和缓冲层之间的界面处的负电荷高于正电荷，而势垒层和沟道层之间的界面处的正电荷高于负电荷。沟道层具有第一层、第二层和第三层的堆叠层结构。第二层比第一层和第三层的电子亲和势高的电子亲和势。