-
公开(公告)号：CN111105831A
公开(公告)日：2020-05-05
申请号：CN201910823753.5
申请日：2019-09-02
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。
-
公开(公告)号：CN109584933B
公开(公告)日：2023-07-25
申请号：CN201811237850.8
申请日：2012-08-29
Applicant: 瑞萨电子株式会社
Abstract: 在半导体器件所具备的非易失性存储器装置(4)中，在基于带间隧穿方式进行的数据擦除时，当满足电荷泵电路(52)的输出电压(VUCP)恢复至规定的基准电压这一条件，以及从开始对擦除对象的存储器单元(MC)供给升压电压(VUCP)起经过了规定的基准时间这一条件时，结束对擦除对象的存储器单元(MC)供给升压电压。
-
Patent Agency Ranking
公开(公告)号：CN104380386A
公开(公告)日：2015-02-25
申请号：CN201280074152.5
申请日：2012-08-29
Applicant: 瑞萨电子株式会社
Abstract: 在半导体器件所具备的非易失性存储器装置(4)中，在基于带间隧穿方式进行的数据擦除时，当满足电荷泵电路(52)的输出电压(VUCP)恢复至规定的基准电压这一条件，以及从开始对擦除对象的存储器单元(MC)供给升压电压(VUCP)起经过了规定的基准时间这一条件时，结束对擦除对象的存储器单元(MC)供给升压电压。
-
公开(公告)号：CN111105831B
公开(公告)日：2024-11-26
申请号：CN201910823753.5
申请日：2019-09-02
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。
-
公开(公告)号：CN108630278B
公开(公告)日：2023-11-10
申请号：CN201810228747.0
申请日：2018-03-20
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及存储装置和存储方法。存储装置包括数据存储器单元和状态存储器单元。数据存储器单元包括要通过互补读取模式读取的一对闪速存储器单元，并且1位数据由该一对闪速存储器单元存储在其中。状态存储器单元包括要通过参考读取模式读取的闪速存储器单元，并且状态标志由闪速存储器单元存储在其中。
-
公开(公告)号：CN109584933A
公开(公告)日：2019-04-05
申请号：CN201811237850.8
申请日：2012-08-29
Applicant: 瑞萨电子株式会社
Abstract: 在半导体器件所具备的非易失性存储器装置(4)中，在基于带间隧穿方式进行的数据擦除时，当满足电荷泵电路(52)的输出电压(VUCP)恢复至规定的基准电压这一条件，以及从开始对擦除对象的存储器单元(MC)供给升压电压(VUCP)起经过了规定的基准时间这一条件时，结束对擦除对象的存储器单元(MC)供给升压电压。
-
公开(公告)号：CN108630278A
公开(公告)日：2018-10-09
申请号：CN201810228747.0
申请日：2018-03-20
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及存储装置和存储方法。存储装置包括数据存储器单元和状态存储器单元。数据存储器单元包括要通过互补读取模式读取的一对闪速存储器单元，并且1位数据由该一对闪速存储器单元存储在其中。状态存储器单元包括要通过参考读取模式读取的闪速存储器单元，并且状态标志由闪速存储器单元存储在其中。
-
-
-
-
-
-
Search Results
7
records
(took 0.032 seconds)
