-
公开(公告)号：CN111105831A
公开(公告)日：2020-05-05
申请号：CN201910823753.5
申请日：2019-09-02
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。
-
公开(公告)号：CN113674776A
公开(公告)日：2021-11-19
申请号：CN202110529328.2
申请日：2021-05-14
Applicant: 瑞萨电子株式会社
IPC: G11C7/10
Abstract: 本公开涉及一种半导体器件。该半导体器件包括：包括第一存储器单元和第二存储器单元的非易失性存储器单元；位锁存器；以及保存寄存器。在第一写入操作中，将第一写入数据存储在位锁存器和保存寄存器中，并且基于第一写入数据来执行到多个第一存储器单元的写入。在第一写入操作期间，第一写入操作基于暂停命令被中断，并且第二写入操作被执行。在第二写入操作中，将第二写入数据存储在位锁存器中，并且基于第二写入数据来执行到第二存储器单元的写入。在第二写入操作结束之后，第一写入数据基于恢复命令被重置到位锁存器，并且中断的第一写入操作基于被重置到位锁存器的第一写入数据来被重新开始。
-
公开(公告)号：CN111105831B
公开(公告)日：2024-11-26
申请号：CN201910823753.5
申请日：2019-09-02
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。
-
-
Search Results
3
records
(took 0.034 seconds)
