公开(公告)号：CN111105831B

公开(公告)日：2024-11-26

申请号：CN201910823753.5

申请日：2019-09-02

Applicant: 瑞萨电子株式会社

Inventor： 森保孝宪 ,  吉原和雄 ,  神田明彦 ,  浅井良彦 ,  小川大也

IPC: G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/30

Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。

公开(公告)号：CN111105831A

公开(公告)日：2020-05-05

申请号：CN201910823753.5

申请日：2019-09-02

Applicant: 瑞萨电子株式会社

Inventor： 森保孝宪 ,  吉原和雄 ,  神田明彦 ,  浅井良彦 ,  小川大也

IPC: G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/30

Abstract: 本申请涉及半导体器件。本发明的一个目的是增加对闪存存储器的写入速度同时抑制噪声的增加。在高速写入模式中，存储器控制器关于第二数量的存储器单元利用第二写入电流同时执行第一写入操作，该第二写入电流具有比第一写入电流小的电流值，第二数量比第一写入电流的存储器单元的数量大。在第一写入操作完成时，存储器控制器关于由感测放大器在确定过程中确定为未完成写入操作的存储器单元、通过第三写入电流同时执行第二写入操作，该第三写入电流具有比第二写入电流大的电流值。