-
公开(公告)号：CN116070573B
公开(公告)日：2023-06-13
申请号：CN202310208293.1
申请日：2023-03-07
Applicant: 湖南大学 , 中国人民解放军国防科技大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明实施例中提供了一种考虑脉冲窄化的软错误布局优化方法，属于数据处理技术领域，具体包括：步骤1，将预设的RTL设计进行逻辑综合并采用布局工具生成输入布局；步骤2，使用KM算法全局找到输入布局中所有可能的单元对，得到单元配对结果；步骤3，根据单元配对结果，生成组合单元，并根据原始单元信息计算组合单元的初始位置和大小；步骤4，基于所有单元的初始位置，计算考虑位移的单元重定位，得到满足淬灭效应的淬灭单元对；步骤5，在考虑淬灭单元对情况下，利用预设操作进一步优化线长，其中，预设操作包括单元交换操作和单元插入操作，最终生成优化布局结果。通过本发明的方案，提高了优化效率和淬灭效应增强性能。
-
公开(公告)号：CN116070573A
公开(公告)日：2023-05-05
申请号：CN202310208293.1
申请日：2023-03-07
Applicant: 湖南大学 , 中国人民解放军国防科技大学
IPC: G06F30/392 , G06F30/398
Abstract: 本发明实施例中提供了一种考虑脉冲窄化的软错误布局优化方法，属于数据处理技术领域，具体包括：步骤1，将预设的RTL设计进行逻辑综合并采用布局工具生成输入布局；步骤2，使用KM算法全局找到输入布局中所有可能的单元对，得到单元配对结果；步骤3，根据单元配对结果，生成组合单元，并根据原始单元信息计算组合单元的初始位置和大小；步骤4，基于所有单元的初始位置，计算考虑位移的单元重定位，得到满足淬灭效应的淬灭单元对；步骤5，在考虑淬灭单元对情况下，利用预设操作进一步优化线长，其中，预设操作包括单元交换操作和单元插入操作，最终生成优化布局结果。通过本发明的方案，提高了优化效率和淬灭效应增强性能。
-
公开(公告)号：CN120066987A
公开(公告)日：2025-05-30
申请号：CN202510527371.3
申请日：2025-04-25
Applicant: 中国人民解放军国防科技大学
IPC: G06F12/0862 , G06F9/30 , G06F12/0811 , G06F9/38 , G06F16/901
Abstract: 本发明公开了一种面向图计算的数据预取器、处理器及设备，本发明的数据预取器包括分别位于每一个处理器核及其二级缓存L2之间的预取单元，所述预取单元包括：配置寄存器组，用于保存软件配置的图计算数据结构相关的数据；状态寄存器组，用于维护预取单元在预取过程中的中间索引变量；控制状态机，用于通过读取配置寄存器组和状态寄存器组的内容对预取流水线的执行进行控制；预取流水线，用于采用流水线的方式执行图数据访问预取逻辑的各个阶段；数据缓存，用于保存预取流水线预取的数据。本发明旨在面向图计算提高预取的及时性和准确性，以提高图计算的效率、缓解图计算的访存瓶颈，提高处理器的图计算性能。
-
公开(公告)号：CN120011027A
公开(公告)日：2025-05-16
申请号：CN202510477786.4
申请日：2025-04-16
Applicant: 中国人民解放军国防科技大学
Abstract: 本发明所提供的多源访问调度方法和系统，是通过接收不同接口的操作命令，按照每个接口的对应时序实现控制相应，对各个接口的操作解析后进行处理；将处理完成后的操作封装为访问命令，结合预设调度权重对已存储的访问命令进行调度，在调度完成后输出；根据调度后的访问命令完成对应的操作，按照预设优先级对控制链中的管理控制分组进行优先级调度，在优先级调度完成后输出访问响应；对该访问响应解封装，将完成标志位调整至高；读取完成标志位，若为高，准备执行下一周期的访问调度。通过采用统一的访问命令格式进行访问控制和访问响应的传递，简化了网络芯片硬件模块硬件资源访问逻辑的设计复杂度。
-
公开(公告)号：CN119226678B
公开(公告)日：2025-03-11
申请号：CN202411718787.5
申请日：2024-11-28
Applicant: 中国人民解放军国防科技大学
IPC: G06F17/15 , G06N3/0464
Abstract: 本发明涉及基于随机计算的可控缩放卷积处理装置和方法，通过在随机数生成模块中将随机数源产生的伪随机数序列进行共享，使一轮卷积计算仅使用一个线性反馈移位寄存器，极大地降低了硬件成本和计算开销，同时随机数生成模块通过混洗操作对伪随机数序列进行移位和互换等操作，有效削弱了数据间的相关性，从而大幅降低随机计算中相关性引起的精度误差。卷积计算模块中利用JK触发器替代二进制除法器生成卷积计算中多路选择器的控制信号，无需再依赖大量与门或异或门，极大地简化了卷积计算架构的复杂性，进一步降低硬件成本、面积占用及功耗；最后数据处理模块完成二进制数的转换与恢复。
-
Patent Agency Ranking
公开(公告)号：CN119248702A
公开(公告)日：2025-01-03
申请号：CN202410104926.9
申请日：2024-01-25
Applicant: 中国人民解放军国防科技大学
IPC: G06F15/167 , G06F5/06 , G06F9/54
Abstract: 本申请涉及一种基于低功耗多核处理器的数据处理方法及装置。所述方法包括：多核处理器数据通过配置网络配置寄存器组，寄存器组发送开启指令至数据选择器启动数据传输。数据选择器接收到开启指令后，获取多核处理器数据并确定参与归约的第一数据，第一数据根据多核处理器的地址对应存入FIFO寄存器组中，得到存储信息。控制单元根据存储信息对第一数据进行归约操作，得到多核数据处理结果，将多核数据处理结果经操作单元处理后发送至共享存储器。采用本方法能够不改变指令集的情况下，降低归约操作中的访存功耗和延迟。
-
公开(公告)号：CN119004678B
公开(公告)日：2024-12-27
申请号：CN202411469731.0
申请日：2024-10-21
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/15 , G06F30/23 , G06F119/14
Abstract: 本发明公开了一种基于能量流动关键区的航天器微振动抑振方法及系统，涉及航天器微振动控制技术领域。所述方法的步骤包括：获取航天器中舱板、飞轮的参数；建立飞轮‑舱板的耦合动力学模型，计算舱板的节点位移响应信息；建立频域稳态响应下的功率流能量传递模型，计算舱板各节点能量信息；根据舱板各节点位置信息以及舱板各节点能量信息生成可视化能流图像；根据能量的运动形式识别涡旋区，并根据涡旋区的能流涡量判定能量流动关键区；以能量流动关键区作为贴敷阻尼覆层区域，以实现对舱板抑振。本发明能够有效提高航天器飞轮‑舱板耦合系统振动路径和关键区预测准确性，与阻尼覆层抑振方法相结合抑振效果显著。
-
公开(公告)号：CN117931131B
公开(公告)日：2024-07-26
申请号：CN202410330659.7
申请日：2024-03-22
Applicant: 中国人民解放军国防科技大学
Abstract: 本发明提供的稀疏矩阵乘指令实现方法，是通过已获取的稀疏矩阵乘指令中的矩阵规模、稀疏度和数据类型，对初始的稀疏矩阵进行压缩，得到压缩后的稀疏矩阵；通过加载的压缩后的稀疏矩阵的行编号和根据稀疏矩阵建立的稀疏索引矩阵，获取稀疏索引矩阵数据；通过矩阵规模、行编号和稀疏索引矩阵数据，获取稠密矩阵；通过稀疏索引矩阵数据使压缩后的稀疏矩阵和稠密矩阵执行矩阵乘操作，从而获得目标矩阵，并将目标矩阵写入对应的寄存器中，系统具有相同的有益效果。
-
公开(公告)号：CN118227553A
公开(公告)日：2024-06-21
申请号：CN202410395993.0
申请日：2024-04-02
Applicant: 中国人民解放军国防科技大学
IPC: G06F15/173 , G06F15/78 , G06F11/10 , H04L49/109 , H04L49/25
Abstract: 本申请涉及一种高效费比ECC分布抗辐照多核/众核处理器装置。所述装置包括多个共享ECC部件的路由器以及高效费比ECC分布的加固模块；高效费比ECC分布的加固模块用于根据mesh负载分析算法计算得到各个共享ECC部件的路由器的负载因子，再根据负载因子为各个共享ECC部件的路由器分配相应数量的ECC模块；共享ECC部件的路由器用于对各路由器输入的数据有效信号进行仲裁，确定接收哪些端口输入的报文并生成多路选择器相应的选择信号，同时发送相应的数据接收反馈信号给上游路由器，对接收的报文进行解码纠错检错，再存到输入缓冲区中。采用本装置能够提高效费比。
-
公开(公告)号：CN118153241A
公开(公告)日：2024-06-07
申请号：CN202410144632.9
申请日：2024-02-01
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/18 , G06F30/32 , G06F15/78 , G06F15/173 , G06F115/02
Abstract: 本发明公开了一种定制片上网络拓扑结构生成方法及系统，本发明定制片上网络拓扑结构生成方法包括下述步骤：S1，确定被定制片上网络的规模和架构信息及各主机发往各从机的流量模型；S2，根据被定制片上网络的规模和架构信息及各主机发往各从机的流量模型进行网络建模；S3，基于设计目标对网络建模得到的网络模型进行优化迭代；S4，将优化迭代后的网络模型进行后处理建模得到被定制片上网络的拓扑文件。本发明旨在降低片上网络的开发成本和缩短开发周期，实现高效且准确的片上网络拓扑自动生成，以减少人工干预并提高设计效率，加速芯片开发进程并降低成本。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.162 seconds)
