公开(公告)号：CN118378312B

公开(公告)日：2024-08-16

申请号：CN202410830176.3

申请日：2024-06-25

申请人： 中国人民解放军国防科技大学

发明人： 王耀华 ,  邵津津 ,  宋睿强 ,  郭阳 ,  李少青 ,  陈吉华 ,  王俊辉 ,  张洋

IPC分类号： G06F21/73

摘要： 本申请涉及一种SRAM物理不可克隆函数电路及设备。包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块。在PUF控制信号有效时，通过供电控制模块使单端口SRAM存储器能够自动化的进行多轮上/断电操作，数据位加法器模块对单端口SRAM存储器的输出值进行累加，使能位加法器模块产生累加次数信号，多位选择器模块根据累加次数信号、单端口SRAM存储器的输出及使能位加法器模块的输出物理不可克隆随机值。自动化的多次累加SRAM物理不可克隆函数电路的随机输出值，大大提高了随机输出数据的稳定性。

公开(公告)号：CN118312134B

公开(公告)日：2024-08-16

申请号：CN202410721134.6

申请日：2024-06-05

申请人： 中国人民解放军国防科技大学

发明人： 徐永健 ,  刘必慰 ,  吴振宇 ,  胡春媚 ,  宋睿强 ,  郭阳 ,  陈海燕 ,  刘胜 ,  陈小文 ,  彭元喜

IPC分类号： G06F7/523

摘要： 本申请涉及一种用于SRAM阵列内乘法的部分积生成电路和乘法器，该电路包括：Booth编码器、备选部分积生成模块、部分积选择模块以及补码计算加1实现模块。Booth编码器用于对乘数进行Booth编码，得到Booth编码结果；备选部分积生成模块用于生成五个备选部分积，备选部分积是补码表示的有符号数；部分积选择模块用于根据Booth编码结果从五个备选部分积中选择一个；补码计算加1实现模块用于将补码计算中的加1计算从部分积生成电路中分离，并合并到部分积累积的计算中。该电路与现有或非门的部分积方式相比，实现面积相当，但大幅度减少了部分积数量，能够显著提升SRAM阵列内计算的速度和能效。

公开(公告)号：CN118378312A

公开(公告)日：2024-07-23

申请号：CN202410830176.3

申请日：2024-06-25

申请人： 中国人民解放军国防科技大学

发明人： 王耀华 ,  邵津津 ,  宋睿强 ,  郭阳 ,  李少青 ,  陈吉华 ,  王俊辉 ,  张洋

IPC分类号： G06F21/73

摘要： 本申请涉及一种SRAM物理不可克隆函数电路及设备。包括供电控制模块、第一控制模块、单端口SRAM存储器、数据位加法器模块、使能位加法器模块、多位选择器模块和第二控制模块。在PUF控制信号有效时，通过供电控制模块使单端口SRAM存储器能够自动化的进行多轮上/断电操作，数据位加法器模块对单端口SRAM存储器的输出值进行累加，使能位加法器模块产生累加次数信号，多位选择器模块根据累加次数信号、单端口SRAM存储器的输出及使能位加法器模块的输出物理不可克隆随机值。自动化的多次累加SRAM物理不可克隆函数电路的随机输出值，大大提高了随机输出数据的稳定性。

公开(公告)号：CN116108797A

公开(公告)日：2023-05-12

申请号：CN202310354954.1

申请日：2023-04-06

申请人： 中国人民解放军国防科技大学

发明人： 吴振宇 ,  贺彬广 ,  宋睿强 ,  刘必慰 ,  黄东昌 ,  梁斌 ,  郭阳 ,  韩雨 ,  宋芳芳 ,  张沛

IPC分类号： G06F30/392 ,  G06F30/394 ,  G06F30/396 ,  H03K3/037

摘要： 本申请涉及集成电路设计技术领域的一种基于触发器扇出数量的触发器替换方法、装置和存储介质。所述方法包括：获取集成电路芯片布局后的设计，遍历设计中的每个发射触发器，得到每个发射触发器的扇出数量和设计中所有发射触发器扇出数量的最大值M；设置n个扇出数量阈值点；将集成电路芯片布局后的设计中扇出数量大于扇出数量阈值点的发射触发器替换为触发器时钟端到输出端的延时较小的高性能触发器，可以使得建立时间时序约束更容易满足，从而可以减少额外插入的缓冲器和反相器数目，进而减小芯片的面积和功耗。采用本方法可以降低芯片的面积和功耗，进而降低高性能计算成本。

公开(公告)号：CN115983170A

公开(公告)日：2023-04-18

申请号：CN202310262791.4

申请日：2023-03-17

申请人： 中国人民解放军国防科技大学

发明人： 刘必慰 ,  胡春媚 ,  郭阳 ,  宋睿强 ,  刘胜 ,  吴振宇 ,  韩雨 ,  王洁 ,  辛欣 ,  龚艳琼

IPC分类号： G06F30/3308 ,  G06F30/3953 ,  G06F111/04

摘要： 本申请涉及一种极大规模集成电路的超前后仿真方法、装置及设备。所述方法包括：通过根据网表模块和RTL模块之间的连接关系进行相应处理，使得网表模块与RTL模块的接口适配，其中，当连接关系为RTL模块内嵌网表模块时，则对网表模块对应STA的接口约束进行修改并虚拟修复时序违反，当连接关系为网表模块内嵌RTL模块时，则根据RTL模块构建一个lib模型并将其替换，使得网表模块与RTL模块的接口适配，这样处理后的网表模块和RTL模块可以进行混合后仿真。采用本方法可以在每一个模块完成或接近完成时，就能够进行超前后仿真，极大加速了时序和功能验证。

公开(公告)号：CN115238637A

公开(公告)日：2022-10-25

申请号：CN202211065059.X

申请日：2022-09-01

申请人： 中国人民解放军国防科技大学

发明人： 宋睿强 ,  邵津津 ,  刘必慰 ,  胡春媚 ,  吴振宇 ,  池雅庆 ,  梁斌 ,  袁珩洲 ,  陈建军

IPC分类号： G06F30/392 ,  G06F30/398

摘要： 本申请涉及一种多阈值标准单元库设计方法及多阈值标准单元库。所述方法包括：获取标准单元库中的标准单元；标准单元包括功能晶体管和驱动晶体管；根据标准单元的电路结构，构建功能晶体管对应的功能晶体管版图和驱动晶体管对应的驱动晶体管版图；采用第一阈值图层覆盖功能晶体管版图中的功能晶体管，得到第一阈值功能晶体管版图，采用第二阈值图层覆盖驱动晶体管版图中的驱动晶体管，得到第二阈值驱动晶体管版图；拼接第一阈值功能晶体管版图和第二阈值驱动晶体管版图，得到多阈值标准单元，根据多阈值标准单元，得到多阈值标准单元库。采用本方法得到的多阈值标准单元库，能够在集成电路中更高效地进行功耗回收，降低集成电路的整体功耗。

公开(公告)号：CN110085276B

公开(公告)日：2021-01-15

申请号：CN201910419227.2

申请日：2019-05-20

申请人： 中国人民解放军国防科技大学

发明人： 胡春媚 ,  郭阳 ,  付志刚 ,  李振涛 ,  刘必慰 ,  鲁建壮 ,  陈小文 ,  唐茜茜 ,  宋睿强 ,  池雅庆 ,  梁斌 ,  赵容 ,  王丽萍

IPC分类号： G11C29/12

摘要： 本发明公开了一种多存储体集成电路自测试的调试诊断方法，目的是解决现有多存储体自测试方法测试功耗大且无法识别出错位置和数量的问题。技术方案是在多存储体自测试系统中增加多存储体调试诊断控制器，去掉与门；多存储体调试诊断控制器由节拍控制器、串行移位器、pass诊断器、反向器和n个与门组成；然后根据多存储体集成电路中存储体的分布情况将多存储体的自测试分组，采用改进的多存储体集成自测试系统对多存储体集成电路自测试逐个分组进行调试诊断。采用本发明既可降低自测试功耗，避免局部发热和芯片损坏，又可定位存储体出错位置并获得出错存储体数量，有利于多存储体集成电路降级使用，大大节约成本。

公开(公告)号：CN110929846A

公开(公告)日：2020-03-27

申请号：CN201911120117.2

申请日：2019-11-15

申请人： 中国人民解放军国防科技大学

发明人： 陈胜刚 ,  鲁中海 ,  宋睿强 ,  孙书为 ,  刘胜 ,  雷元武 ,  陈小文 ,  陈海燕 ,  鲁建壮 ,  扈啸

IPC分类号： G06N3/04

摘要： 一种多层感知机深度神经网络层间流水处理方法，假定该层编号为i，其步骤包括：当MLP为奇数全连接层时，取参数矩阵Wi的一行，与输入向量做点积运算，得到的结果再加上对应的偏置，通过非线性函数即得到最后的神经元Yi；当为偶数时：步骤1：初始化部分和向量为该层对应的偏置向量bi；步骤2：根据输入元素 所处的列k，取参数矩阵Wi的列向量；步骤3：输入元素 与参数矩阵的列向量相乘得到部分和向量；执行向量加法，得到新的部分和向量；步骤4：所有输入元素完毕，在部分和向量的每个元素上执行非线性函数，得到输出神经元。本发明具有能够充分利用层间数据重用、利于单个MLP任务响应时间缩短、降低功耗开销等优点。

公开(公告)号：CN110146746A

公开(公告)日：2019-08-20

申请号：CN201910388079.2

申请日：2019-05-10

申请人： 中国人民解放军国防科技大学

发明人： 郭阳 ,  袁珩洲 ,  胡春媚 ,  陈建军 ,  扈啸 ,  屈婉霞 ,  宋睿强 ,  梁斌 ,  吴振宇

IPC分类号： G01R29/02

摘要： 本发明公开一种宽量程高精度单粒子瞬态参数测试装置及方法，该装置包括：靶电路模块组，用于按照不同辐照条件产生具有不同参数的单粒子瞬态脉冲；脉冲调理模块，用于将产生的单粒子瞬态脉冲进行调理，输出调理后的脉冲；压控振荡器，用于根据脉冲处理模块输出的不同脉冲输出不同频率的波形；测试模块，用于检测压控振荡器的输出波形，输出给波形分析计算模块；波形分析计算模块，用于接收压控振荡器的输出波形进行分析，根据输出波形的波动状态以及脉冲调理模块的输入输出信号关系计算出单粒子瞬态脉冲的参数并输出。本发明具有结构简单紧凑、占用面积小、功耗低、能够测试脉冲幅度且测量量程宽以及测量精度高等优点。

公开(公告)号：CN118886388A

公开(公告)日：2024-11-01

申请号：CN202411356662.2

申请日：2024-09-27

申请人： 中国人民解放军国防科技大学

发明人： 冯超超 ,  何小威 ,  黄鹏程 ,  许诺 ,  乐大珩 ,  马驰远 ,  赵学谦 ,  赵振宇 ,  王永文 ,  隋兵才 ,  杨乾明 ,  刘必慰 ,  宋睿强

IPC分类号： G06F30/392 ,  G06F18/23213

摘要： 本发明公开了一种基于K‑均值聚类的触发器合并方法、系统、介质及产品，本发明方法包括获取布局完成设计中同一个时钟域下所有触发器并放进列表；从列表中取出的一个触发器作为当前聚类中心，计算其他触发器到该触发器的距离；若距离小于T1，则把该触发器加入到当前聚类中心对应的类中；若该距离小于T2，则把该触发器从列表中删除；重复上述步骤最终得到K个聚类中心，根据代价值将触发器分配到K个聚类簇并合并。本发明旨在通过自动选择并确定初始聚类中心的数量及位置并对聚类后的触发器进行合并，减少时钟树叶节点的数量进而减少时钟网络的线长以及时钟网络上所需时钟缓冲器的数量，降低时钟网络的面积和功耗，以及更好地控制时钟偏差。