-
公开(公告)号：CN118586931B
公开(公告)日：2024-11-15
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN118363923B
公开(公告)日：2024-11-12
申请号：CN202410492337.2
申请日：2024-04-23
Applicant: 湖北工业大学
Abstract: 本发明涉及计算机技术领域，且公开了一种基于算子复用的低成本矩阵运算FPGA实现方法，其系统包括MCU微控制单元、矩阵分块存储模块、矩阵算子模块和先进先出存储器模块，MCU微控制单元包括中央处理器、存储单元，矩阵分块存储模块包括存储单元与控制单元，矩阵算子模块包括乘法器、加法器和存储单元，先进先出存储器模块包括先进先出存储器，本发明通过在FPGA上对算子进行复用，本发明提升了大尺度矩阵运算的效率，同时减少了硬件资源的需求，从而降低了实现成本；还优化了计算效率和硬件资源的利用，使得即使是计算能力较弱的设备也能处理大规模矩阵运算；还可以利用算子复用和先进先出器传输机制，使其可扩展性强，实现难度低。
-
公开(公告)号：CN117592129B
公开(公告)日：2024-04-16
申请号：CN202410079033.3
申请日：2024-01-19
Applicant: 湖北工业大学
IPC: G06F21/72
Abstract: 本发明涉及数字集成电路设计以及安全防伪技术领域，且公开了基于前馈电路的高可靠抗建模双层APUF电路结构，包括第一仲裁器、第二仲裁器和至少三个基本单元，且第一仲裁器、第二仲裁器设置在任意两个基本单元之间，所述的基本单元包括并联的四个多路选择器，所述的四个多路选择器分别与层间交叉结构连接。本发明通过层间交叉结构提高信号在电路中传输路径的多样性，为可靠性提升模块提供更多信号选择，提升电路可靠性和响应稳定性；第一仲裁器和第二仲裁器分别使不同基本单元的上部半分和下部半分信号实现层间交叉前馈交叉传输，构成抗建模结构，使APUF电路结构的非线性关系提高，抗建模能力提升。
-
公开(公告)号：CN116208145B
公开(公告)日：2023-08-04
申请号：CN202310470048.8
申请日：2023-04-27
Applicant: 湖北工业大学
IPC: H03K19/20 , H03K19/173 , H03K19/21 , H03K19/003 , H04L9/32 , G06F21/76
Abstract: 本发明公开了基于FPGA的低开销三态PUF电路及配置方法，包括：第一输入端相连的两或门，PUF单元和信号处理单元；PUF单元包括若干级联单元顺次连接构成的总链路，级联单元包括异或门子单元和多路选择器子单元；异或门子单元用来根据第一输入端接收的第一激励信号配置为反相器或延迟线，以及用来根据第二输入端接收的2比特第二激励信号配置两路信号的延迟路径；多路选择器子单元用来根据接收的第三激励信号选择两路信号的传输路径；PUF单元用来根据激励信号切换工作模式；信号处理单元用来在当前工作模式下根据PUF单元的输出获取响应。本发明可增强抗建模攻击能力和激励响应空间，可提高可配置性，可降低资源开销。
-
公开(公告)号：CN116208145A
公开(公告)日：2023-06-02
申请号：CN202310470048.8
申请日：2023-04-27
Applicant: 湖北工业大学
IPC: H03K19/20 , H03K19/173 , H03K19/21 , H03K19/003 , H04L9/32 , G06F21/76
Abstract: 本发明公开了基于FPGA的低开销三态PUF电路及配置方法，包括：第一输入端相连的两或门，PUF单元和信号处理单元；PUF单元包括若干级联单元顺次连接构成的总链路，级联单元包括异或门子单元和多路选择器子单元；异或门子单元用来根据第一输入端接收的第一激励信号配置为反相器或延迟线，以及用来根据第二输入端接收的2比特第二激励信号配置两路信号的延迟路径；多路选择器子单元用来根据接收的第三激励信号选择两路信号的传输路径；PUF单元用来根据激励信号切换工作模式；信号处理单元用来在当前工作模式下根据PUF单元的输出获取响应。本发明可增强抗建模攻击能力和激励响应空间，可提高可配置性，可降低资源开销。
-
Patent Agency Ranking
公开(公告)号：CN119670776A
公开(公告)日：2025-03-21
申请号：CN202411734293.6
申请日：2024-11-29
Applicant: 湖北工业大学
IPC: G06K7/10 , G06Q30/018
Abstract: 本发明涉及电池护照技术领域，且公开了一种用于电池护照的电芯防伪标签提取结构、电路和方法，输入N位激励信号Cn时，IC芯片内部的N级开关延迟模块与外部RC延时电路模块相连构成延时路径1，与外部RC延时电路模块相连构成延时路径2，延时路径1与延时路径2分别产生RC延迟信号t1和t2，进而计算出信号延迟差#imgabs0#，而Arbiter PUF电路结构中N级开关延迟模块会产生信号延迟差#imgabs1#，总延时差为#imgabs2#，Arbiter模块根据判断公式仲裁生成数字响应0或者1，最后通过改变输入N位激励信号Cn来产生一系列的0/1数列，因为生产制造工艺的不同所以不同的电芯会产生不同的0/1数列，而这些0/1数列便可以运用到电池护照中作为电芯的唯一防伪标签。
-
公开(公告)号：CN118586931A
公开(公告)日：2024-09-03
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN118381607A
公开(公告)日：2024-07-23
申请号：CN202410805760.3
申请日：2024-06-21
Applicant: 湖北工业大学
Abstract: 本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，无需辅助数据和不具有明显物理修调特征的失配源自检测电路，筛选高稳定性响应的DFF‑PUF作为密钥单元，针对芯片生产后，其密钥可靠性可能不具备理论分析那么完备，因此在确定具有高稳定性响应的密钥单元后，可采用热载流子注入修调方法人为增加失配源之间的差异，进一步提高密钥单元对环境干扰的鲁棒性或者消除不稳定密钥，在原有主体PUF电路的基础上仅增加了两个MOS管，相较于传统的经过系统算法去增强电路可靠性，极大的降低了硬件开销。
-
公开(公告)号：CN117454448B
公开(公告)日：2024-03-19
申请号：CN202311796277.5
申请日：2023-12-25
Applicant: 湖北工业大学
IPC: G06F21/73 , G06F21/72 , H03K3/3562 , H04L9/32
Abstract: 本发明涉及一种静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及的一种静态隐匿的DFF‑PUF复合电路，相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节，DFF‑PUF复合电路可以完全消除伪装电路的物理层特征，使其在电路和版图上完全兼容数字逻辑电路，实现密钥单元的静态隐匿，从而确保了密钥信息的安全，相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥，本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源，进而可以获得标准差更大的失配分布，同时还避免了其密钥不能随用随取的缺点，高度复用了DFF中本身的电路结构，以较低成本实现了PUF的功能，未引入过大的硬件开销。
-
公开(公告)号：CN115630408B
公开(公告)日：2023-03-31
申请号：CN202211645502.0
申请日：2022-12-21
Applicant: 湖北工业大学
Abstract: 本发明提供了一种PCB‑芯片混合指纹的安全提取结构，其特征在于：包括印制电路板和设置在印制电路板内的指纹提取电路，所述印制电路板上方设有芯片，芯片内部设有PUF电路，印制电路板包括底层印制电路板和顶层印制电路板，所述指纹提取电路包括分立电阻和埋入式电容；所述指纹提取电路通过芯片的端口与芯片内部PUF电路进行串接。本发明的安全提取结构通过提取芯片内部和电路板级混合的延时信号，实现了芯片内部的信息密钥安全保护，具有很好的防篡改和防伪造效果。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.025 seconds)
