-
公开(公告)号：CN118586931B
公开(公告)日：2024-11-15
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN118363923B
公开(公告)日：2024-11-12
申请号：CN202410492337.2
申请日：2024-04-23
Applicant: 湖北工业大学
Abstract: 本发明涉及计算机技术领域，且公开了一种基于算子复用的低成本矩阵运算FPGA实现方法，其系统包括MCU微控制单元、矩阵分块存储模块、矩阵算子模块和先进先出存储器模块，MCU微控制单元包括中央处理器、存储单元，矩阵分块存储模块包括存储单元与控制单元，矩阵算子模块包括乘法器、加法器和存储单元，先进先出存储器模块包括先进先出存储器，本发明通过在FPGA上对算子进行复用，本发明提升了大尺度矩阵运算的效率，同时减少了硬件资源的需求，从而降低了实现成本；还优化了计算效率和硬件资源的利用，使得即使是计算能力较弱的设备也能处理大规模矩阵运算；还可以利用算子复用和先进先出器传输机制，使其可扩展性强，实现难度低。
-
公开(公告)号：CN117454448A
公开(公告)日：2024-01-26
申请号：CN202311796277.5
申请日：2023-12-25
Applicant: 湖北工业大学
IPC: G06F21/73 , G06F21/72 , H03K3/3562 , H04L9/32
Abstract: 本发明涉及一种静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及的一种静态隐匿的DFF‑PUF复合电路，相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节，DFF‑PUF复合电路可以完全消除伪装电路的物理层特征，使其在电路和版图上完全兼容数字逻辑电路，实现密钥单元的静态隐匿，从而确保了密钥信息的安全，相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥，本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源，进而可以获得标准差更大的失配分布，同时还避免了其密钥不能随用随取的缺点，高度复用了DFF中本身的电路结构，以较低成本实现了PUF的功能，未引入过大的硬件开销。
-
Patent Agency Ranking
公开(公告)号：CN118381607B
公开(公告)日：2024-08-20
申请号：CN202410805760.3
申请日：2024-06-21
Applicant: 湖北工业大学
Abstract: 本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，无需辅助数据和不具有明显物理修调特征的失配源自检测电路，筛选高稳定性响应的DFF‑PUF作为密钥单元，针对芯片生产后，其密钥可靠性可能不具备理论分析那么完备，因此在确定具有高稳定性响应的密钥单元后，可采用热载流子注入修调方法人为增加失配源之间的差异，进一步提高密钥单元对环境干扰的鲁棒性或者消除不稳定密钥，在原有主体PUF电路的基础上仅增加了两个MOS管，相较于传统的经过系统算法去增强电路可靠性，极大的降低了硬件开销。
-
公开(公告)号：CN118363923A
公开(公告)日：2024-07-19
申请号：CN202410492337.2
申请日：2024-04-23
Applicant: 湖北工业大学
Abstract: 本发明涉及计算机技术领域，且公开了一种基于算子复用的低成本矩阵运算FPGA实现方法，其系统包括MCU微控制单元、矩阵分块存储模块、矩阵算子模块和先进先出存储器模块，MCU微控制单元包括中央处理器、存储单元，矩阵分块存储模块包括存储单元与控制单元，矩阵算子模块包括乘法器、加法器和存储单元，先进先出存储器模块包括先进先出存储器，本发明通过在FPGA上对算子进行复用，本发明提升了大尺度矩阵运算的效率，同时减少了硬件资源的需求，从而降低了实现成本；还优化了计算效率和硬件资源的利用，使得即使是计算能力较弱的设备也能处理大规模矩阵运算；还可以利用算子复用和先进先出器传输机制，使其可扩展性强，实现难度低。
-
公开(公告)号：CN118586931A
公开(公告)日：2024-09-03
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN118381607A
公开(公告)日：2024-07-23
申请号：CN202410805760.3
申请日：2024-06-21
Applicant: 湖北工业大学
Abstract: 本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，无需辅助数据和不具有明显物理修调特征的失配源自检测电路，筛选高稳定性响应的DFF‑PUF作为密钥单元，针对芯片生产后，其密钥可靠性可能不具备理论分析那么完备，因此在确定具有高稳定性响应的密钥单元后，可采用热载流子注入修调方法人为增加失配源之间的差异，进一步提高密钥单元对环境干扰的鲁棒性或者消除不稳定密钥，在原有主体PUF电路的基础上仅增加了两个MOS管，相较于传统的经过系统算法去增强电路可靠性，极大的降低了硬件开销。
-
公开(公告)号：CN117454448B
公开(公告)日：2024-03-19
申请号：CN202311796277.5
申请日：2023-12-25
Applicant: 湖北工业大学
IPC: G06F21/73 , G06F21/72 , H03K3/3562 , H04L9/32
Abstract: 本发明涉及一种静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及的一种静态隐匿的DFF‑PUF复合电路，相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节，DFF‑PUF复合电路可以完全消除伪装电路的物理层特征，使其在电路和版图上完全兼容数字逻辑电路，实现密钥单元的静态隐匿，从而确保了密钥信息的安全，相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥，本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源，进而可以获得标准差更大的失配分布，同时还避免了其密钥不能随用随取的缺点，高度复用了DFF中本身的电路结构，以较低成本实现了PUF的功能，未引入过大的硬件开销。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
