-
公开(公告)号：CN118586931A
公开(公告)日：2024-09-03
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN118381607A
公开(公告)日：2024-07-23
申请号：CN202410805760.3
申请日：2024-06-21
Applicant: 湖北工业大学
Abstract: 本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，无需辅助数据和不具有明显物理修调特征的失配源自检测电路，筛选高稳定性响应的DFF‑PUF作为密钥单元，针对芯片生产后，其密钥可靠性可能不具备理论分析那么完备，因此在确定具有高稳定性响应的密钥单元后，可采用热载流子注入修调方法人为增加失配源之间的差异，进一步提高密钥单元对环境干扰的鲁棒性或者消除不稳定密钥，在原有主体PUF电路的基础上仅增加了两个MOS管，相较于传统的经过系统算法去增强电路可靠性，极大的降低了硬件开销。
-
公开(公告)号：CN117454448B
公开(公告)日：2024-03-19
申请号：CN202311796277.5
申请日：2023-12-25
Applicant: 湖北工业大学
IPC: G06F21/73 , G06F21/72 , H03K3/3562 , H04L9/32
Abstract: 本发明涉及一种静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及的一种静态隐匿的DFF‑PUF复合电路，相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节，DFF‑PUF复合电路可以完全消除伪装电路的物理层特征，使其在电路和版图上完全兼容数字逻辑电路，实现密钥单元的静态隐匿，从而确保了密钥信息的安全，相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥，本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源，进而可以获得标准差更大的失配分布，同时还避免了其密钥不能随用随取的缺点，高度复用了DFF中本身的电路结构，以较低成本实现了PUF的功能，未引入过大的硬件开销。
-
公开(公告)号：CN113177007B
公开(公告)日：2023-02-21
申请号：CN202110550158.6
申请日：2021-05-20
Applicant: 湖北工业大学
Abstract: 本发明提出的偏差补偿Arbiter PUF的电路，在原有Arbiter PUF电路中加入了一个偏差补偿模块和一个数据产生模块。响应生成阶段，当外部输入激励Ci时，控制信号S和K驱动偏差补偿模块和数据产生模块工作，从而产生响应Ri、偏移方向Di和可靠性标志位Fi；在响应重构阶段，输入相同激励信号Ci，利用辅助数据Di和Fi作为控制信号驱动偏差补偿模块工作，可以恢复出该响应Ri。
-
公开(公告)号：CN107292200A
公开(公告)日：2017-10-24
申请号：CN201710301045.6
申请日：2017-05-02
Applicant: 湖北工业大学
CPC classification number: G06F21/76 , G06F21/73 , H04L9/0866 , H04L9/0869 , H04L9/3278
Abstract: 本发明涉及集成电路设计与信息安全领域，公开了一种基于开关电容的强PUF电路结构，包括开关电容阵列电路、偏差比较电路及存储电路，开关电容阵列电路对芯片中的采样电容的制造偏差进行采样并转换成电压差，在多路开关的控制下将N个采样电容并联叠加，再分别与分压电容进行串联分压采样，从而得到偏差电压，通过偏差比较电路用进行比较，转换为0/1的数字响应，并保存到存储电路中。本发明通过开关电容阵列电路可产生2N个CRPs，避免因PUF中少量的CRP泄露而导致密钥被破解。
-
Patent Agency Ranking
公开(公告)号：CN118586931B
公开(公告)日：2024-11-15
申请号：CN202410724703.2
申请日：2024-06-05
Applicant: 湖北工业大学
IPC: G06Q30/018 , H04L9/32 , H04L9/08 , B60L58/10 , H01M10/42
Abstract: 本发明涉及信息安全和通信技术领域，公开了一种适用于新能源电池管理系统的电芯防伪认证方法，本方法在电池管理系统内部电芯认证之前，Server单元与MCU微控制单元进行认证，若认证成功，进入下一步，若认证失败，则重复认证直到成功为止，成功后则进入下一步，MCU微控制单元可信后，Server单元向MCU微控制单元发送随机种子S及其对应的密钥M,MCU微控制单元接收到种子S和密钥M后本发明通过利用LFSR、PUF进行轻量级加密，并且在传输和认证过程中保护了密钥安全，减少加密开销的同时，也能够保证数据传输的安全性，MCU只需要与第一个与最后一个电芯通信，其余电芯均与其相邻的电芯通信，而不需要MCU与每个电芯单独进行认证，减少了认证的复杂度。
-
公开(公告)号：CN114417437A
公开(公告)日：2022-04-29
申请号：CN202210093880.6
申请日：2022-01-26
Applicant: 湖北工业大学
Abstract: 本发明涉及集成线路板防伪认证领域，具体为一种基于芯片‑PCB延时的混合型PUF电路及生成响应方法。包括：片内可配置瞬态效应环形振荡器(TERO PUF)电路：用于产生含有芯片“延时指纹”信息的振荡次数，并将内外延时信息进行混合建立起耦合关系，最终产生用于芯片‑PCB系统级防伪认证的数字ID；片外延时电路：串联在所述TERO PUF反馈环之间，用于提取印制电路板特有的“延时指纹”信息。本发明对外部资源的消耗很小，仅需要用到4个Pad引脚和两条延时电路，即可生成大量的激励响应对。
-
公开(公告)号：CN113505401A
公开(公告)日：2021-10-15
申请号：CN202110788634.8
申请日：2021-07-13
Applicant: 湖北工业大学
IPC: G06F21/73
Abstract: 本发明涉及一种可提取芯片和电路板物理指纹的混合PUF电路及提取方法。包括Arbiter PUF电路：包括能够产生两路片内延迟信号的N级开关延迟模块，以及仲裁器模块；芯片外部的延时电路：包括能够产生两路片外延迟信号的片外对称延迟模块，片外延迟信号与片内延迟信号叠加后得到的两路总延迟信号输入到芯片内部的仲裁器模块；本发明只需要用到4个Pad引脚和2个外部延迟生成模块，即可以生成2N个激励响应对，对外部引脚和资源的消耗很小。由于外部延迟模块的两路延迟信号很难被探测，而且即使被探测也无法被伪造，而且任何改变外部电路板物理环境的尝试都会导致输出结果永久失效，且无法重建，因此具有很好的防篡改和防伪造效果。
-
公开(公告)号：CN107292200B
公开(公告)日：2018-07-10
申请号：CN201710301045.6
申请日：2017-05-02
Applicant: 湖北工业大学
Abstract: 本发明涉及集成电路设计与信息安全领域，公开了一种基于开关电容的强PUF电路结构，包括开关电容阵列电路、偏差比较电路及存储电路，开关电容阵列电路对芯片中的采样电容的制造偏差进行采样并转换成电压差，在多路开关的控制下将N个采样电容并联叠加，再分别与分压电容进行串联分压采样，从而得到偏差电压，通过偏差比较电路用进行比较，转换为0/1的数字响应，并保存到存储电路中。本发明通过开关电容阵列电路可产生2N个CRPs，避免因PUF中少量的CRP泄露而导致密钥被破解。
-
公开(公告)号：CN118381607B
公开(公告)日：2024-08-20
申请号：CN202410805760.3
申请日：2024-06-21
Applicant: 湖北工业大学
Abstract: 本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及一种新型静态隐匿的DFF‑PUF复合电路，无需辅助数据和不具有明显物理修调特征的失配源自检测电路，筛选高稳定性响应的DFF‑PUF作为密钥单元，针对芯片生产后，其密钥可靠性可能不具备理论分析那么完备，因此在确定具有高稳定性响应的密钥单元后，可采用热载流子注入修调方法人为增加失配源之间的差异，进一步提高密钥单元对环境干扰的鲁棒性或者消除不稳定密钥，在原有主体PUF电路的基础上仅增加了两个MOS管，相较于传统的经过系统算法去增强电路可靠性，极大的降低了硬件开销。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.04 seconds)
