公开(公告)号：CN113505401B

公开(公告)日：2022-04-26

申请号：CN202110788634.8

申请日：2021-07-13

Applicant: 湖北工业大学

Inventor： 贺章擎 ,  张宵 ,  张月皎 ,  万美琳

IPC: G06F21/73

Abstract: 本发明涉及一种可提取芯片和电路板物理指纹的混合PUF电路及提取方法。包括Arbiter PUF电路：包括能够产生两路片内延迟信号的N级开关延迟模块，以及仲裁器模块；芯片外部的延时电路：包括能够产生两路片外延迟信号的片外对称延迟模块，片外延迟信号与片内延迟信号叠加后得到的两路总延迟信号输入到芯片内部的仲裁器模块；本发明只需要用到4个Pad引脚和2个外部延迟生成模块，即可以生成2N个激励响应对，对外部引脚和资源的消耗很小。由于外部延迟模块的两路延迟信号很难被探测，而且即使被探测也无法被伪造，而且任何改变外部电路板物理环境的尝试都会导致输出结果永久失效，且无法重建，因此具有很好的防篡改和防伪造效果。

公开(公告)号：CN113505401A

公开(公告)日：2021-10-15

申请号：CN202110788634.8

申请日：2021-07-13

Applicant: 湖北工业大学

Inventor： 贺章擎 ,  张宵 ,  张月皎 ,  万美琳

IPC: G06F21/73

Abstract: 本发明涉及一种可提取芯片和电路板物理指纹的混合PUF电路及提取方法。包括Arbiter PUF电路：包括能够产生两路片内延迟信号的N级开关延迟模块，以及仲裁器模块；芯片外部的延时电路：包括能够产生两路片外延迟信号的片外对称延迟模块，片外延迟信号与片内延迟信号叠加后得到的两路总延迟信号输入到芯片内部的仲裁器模块；本发明只需要用到4个Pad引脚和2个外部延迟生成模块，即可以生成2N个激励响应对，对外部引脚和资源的消耗很小。由于外部延迟模块的两路延迟信号很难被探测，而且即使被探测也无法被伪造，而且任何改变外部电路板物理环境的尝试都会导致输出结果永久失效，且无法重建，因此具有很好的防篡改和防伪造效果。