公开(公告)号：CN102637699B

公开(公告)日：2016-01-06

申请号：CN201210109975.9

申请日：2008-10-20

Applicant: 株式会社电装 ,  信越半导体株式会社

Inventor： 大槻浩 ,  坚田满孝 ,  能登宣彦 ,  竹野博 ,  吉田和彦

IPC: H01L27/12 ,  H01L21/265 ,  H01L21/322 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L29/78609 ,  H01L21/26506 ,  H01L21/3221 ,  H01L21/3223 ,  H01L21/3226 ,  H01L21/76256 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/32 ,  H01L29/7849 ,  H01L29/78603

Abstract: 提供了使用SOI基片(100)的SOI结构的半导体装置。通过将Ar离子注入进作为活性层(3)的硅基片内，形成晶格畸变层(4)。结果，所述晶格畸变层(4)能够充当吸附点。以晶格畸变层(4)内的拉应力大于等于11MPa并小于等于27MPa的方式，调节Ar离子的用量。因此，能够防止晶格畸变层在作为吸附点时发生漏电流。

公开(公告)号：CN102637699A

公开(公告)日：2012-08-15

申请号：CN201210109975.9

申请日：2008-10-20

Applicant: 株式会社电装 ,  信越半导体株式会社

Inventor： 大槻浩 ,  坚田满孝 ,  能登宣彦 ,  竹野博 ,  吉田和彦

IPC: H01L27/12 ,  H01L21/265 ,  H01L21/322 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L29/78609 ,  H01L21/26506 ,  H01L21/3221 ,  H01L21/3223 ,  H01L21/3226 ,  H01L21/76256 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/32 ,  H01L29/7849 ,  H01L29/78603

Abstract: 本发明提供了使用SOI基片(100)的SOI结构的半导体装置。通过将Ar离子注入进作为活性层(3)的硅基片内，形成晶格畸变层(4)。结果，所述晶格畸变层(4)能够充当吸附点。以晶格畸变层(4)内的拉应力大于等于11MPa并小于等于27MPa的方式，调节Ar离子的用量。因此，能够防止晶格畸变层在作为吸附点时发生漏电流。

公开(公告)号：CN101836281B

公开(公告)日：2012-05-30

申请号：CN200880112534.6

申请日：2008-10-20

Applicant: 株式会社电装 ,  信越半导体株式会社

Inventor： 大槻浩 ,  坚田满孝 ,  能登宣彦 ,  竹野博 ,  吉田和彦

IPC: H01L21/02 ,  H01L21/322 ,  H01L21/336 ,  H01L21/762 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L29/78609 ,  H01L21/26506 ,  H01L21/3221 ,  H01L21/3223 ,  H01L21/3226 ,  H01L21/76256 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/32 ,  H01L29/7849 ,  H01L29/78603

Abstract: 提供了使用SOI基片(100)的SOI结构的半导体装置。通过将Ar离子注入进作为活性层(3)的硅基片内，形成晶格畸变层(4)。结果，所述晶格畸变层(4)能够充当吸附点。以晶格畸变层(4)内的拉应力大于等于11MPa并小于等于27MPa的方式，调节Ar离子的用量。因此，能够防止晶格畸变层在作为吸附点时发生漏电流。

公开(公告)号：CN101836281A

公开(公告)日：2010-09-15

申请号：CN200880112534.6

申请日：2008-10-20

Applicant: 株式会社电装 ,  信越半导体株式会社

Inventor： 大槻浩 ,  坚田满孝 ,  能登宣彦 ,  竹野博 ,  吉田和彦

IPC: H01L21/02 ,  H01L21/322 ,  H01L21/336 ,  H01L21/762 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L29/78609 ,  H01L21/26506 ,  H01L21/3221 ,  H01L21/3223 ,  H01L21/3226 ,  H01L21/76256 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/32 ,  H01L29/7849 ,  H01L29/78603

Abstract: 提供了使用SOI基片(100)的SOI结构的半导体装置。通过将Ar离子注入进作为活性层(3)的硅基片内，形成晶格畸变层(4)。结果，所述晶格畸变层(4)能够充当吸附点。以晶格畸变层(4)内的拉应力大于等于11MPa并小于等于27MPa的方式，调节Ar离子的用量。因此，能够防止晶格畸变层在作为吸附点时发生漏电流。

公开(公告)号：CN114586132A

公开(公告)日：2022-06-03

申请号：CN202080073540.6

申请日：2020-10-08

Applicant: 信越半导体株式会社

Inventor： 二井谷美保 ,  若林大士 ,  山田健人 ,  吉田和彦

IPC: H01L21/02 ,  H01L21/31 ,  H01L27/12 ,  C30B25/18 ,  C30B29/06 ,  C30B29/08 ,  C30B29/10 ,  C30B29/38

Abstract: 本发明涉及一种半导体基板的制造方法，通过在单晶硅基板的表面依次形成绝缘膜及半导体单晶层，而制造在所述绝缘膜上具有所述半导体单晶层的半导体基板，至少包含以下工序：在含氮气气氛下对单晶硅基板进行热处理，在所述单晶硅基板的表面形成与所述单晶硅基板保持外延关系的氮化硅膜作为绝缘膜；以及在所述氮化硅膜上外延生长所述半导体单晶层。由此，提供一种半导体基板的制造方法及半导体基板，即使在将设置于单晶硅基板与半导体单晶层之间的绝缘膜设置为氮化硅膜的情况下，也能够以简便的方法高生产率且低成本地获得半导体基板。

公开(公告)号：CN112262455B

公开(公告)日：2024-08-16

申请号：CN201980039406.1

申请日：2019-05-14

Applicant: 信越半导体株式会社

Inventor： 今井俊和 ,  吉田和彦 ,  二井谷美保 ,  若林大士 ,  石川修

IPC: H01L21/02 ,  H01L21/265 ,  H01L27/12

Abstract: 本发明涉及一种贴合SOI晶圆的制造方法，具有以下工序：使用电阻率100Ω·cm以上的单晶硅晶圆作为基底晶圆，在所述基底晶圆的贴合面侧形成底层绝缘膜；在所述底层绝缘膜的表面堆积多晶硅层；对所述多晶硅层的表面进行研磨；对研磨后的所述多晶硅层进行离子注入以将所述多晶硅层改性，而形成改性硅层；在所述接合晶圆的贴合面形成所述绝缘膜；经由所述绝缘膜将所述基底晶圆的所述改性硅层的表面与所述接合晶圆贴合；以及将经过贴合的所述接合晶圆薄膜化而形成SOI层。由此，能够提供谐波特性良好的贴合SOI晶圆。

公开(公告)号：CN112262455A

公开(公告)日：2021-01-22

申请号：CN201980039406.1

申请日：2019-05-14

Applicant: 信越半导体株式会社

Inventor： 今井俊和 ,  吉田和彦 ,  二井谷美保 ,  若林大士 ,  石川修

IPC: H01L21/02 ,  H01L21/265 ,  H01L27/12

Abstract: 本发明涉及一种贴合SOI晶圆的制造方法，具有以下工序：使用电阻率100Ω·cm以上的单晶硅晶圆作为基底晶圆，在所述基底晶圆的贴合面侧形成底层绝缘膜；在所述底层绝缘膜的表面堆积多晶硅层；对所述多晶硅层的表面进行研磨；对研磨后的所述多晶硅层进行离子注入以将所述多晶硅层改性，而形成改性硅层；在所述接合晶圆的贴合面形成所述绝缘膜；经由所述绝缘膜将所述基底晶圆的所述改性硅层的表面与所述接合晶圆贴合；以及将经过贴合的所述接合晶圆薄膜化而形成SOI层。由此，能够提供谐波特性良好的贴合SOI晶圆。