半导体器件的制造方法
    1.
    发明授权

    公开(公告)号:CN100565801C

    公开(公告)日:2009-12-02

    申请号:CN200510060074.5

    申请日:2005-03-31

    CPC classification number: H01L29/0634

    Abstract: 一种半导体器件的制造方法包括以下步骤:在半导体衬底(1、30、60)中形成沟槽(4、31、61);并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78),从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件:将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。

    半导体器件的制造方法
    2.
    发明公开

    公开(公告)号:CN1691284A

    公开(公告)日:2005-11-02

    申请号:CN200510060074.5

    申请日:2005-03-31

    CPC classification number: H01L29/0634

    Abstract: 一种半导体器件的制造方法包括以下步骤:在半导体衬底(1、30、60)中形成沟槽(4、31、61);并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78),从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件:将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。

    半导体设备及其制造方法

    公开(公告)号:CN101431076A

    公开(公告)日:2009-05-13

    申请号:CN200810170455.2

    申请日:2008-11-06

    Abstract: 公开了一种半导体设备。所述半导体设备包括具有彼此相对的第一表面(10a)和第二表面(10b)的半导体衬底(10)。所述半导体设备还包括其中每一个都具有一对分别位于半导体衬底(10)的第一和第二表面(10a,10b)上的电极(18a,18b,21,21a,21b)的多个双-面电极元件(50,50a,50b)。电流在所述第一和第二电极(18a,18b,21,21a,21b)之间流动。每一双-面电极元件(50,50a,50b)具有位于所述半导体衬底(10)内的PN柱形区域(13)。所述半导体设备还包括包围所述多个双-面电极元件(50,50a,50b)中的每一个的绝缘沟槽(30),所述绝缘沟槽(30)使所述多个双-面电极元件(50,50a,50b)相互绝缘并隔离。

    半导体衬底的制造方法

    公开(公告)号:CN1945796A

    公开(公告)日:2007-04-11

    申请号:CN200610137580.4

    申请日:2006-09-29

    Abstract: 在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底13的表面上生长外延层11的步骤,在该外延层11中形成沟渠14的步骤,和用外延膜12填充沟渠14的内部的步骤,其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体,当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时,在当沟渠的纵横比小于10的情况下,满足表达式Y<0.2X+0.10,在沟渠的纵横比在10和小于20之间的情况下,满足表达式Y<0.2X+0.05,在沟渠的纵横比是20或者更大的情况下,满足表达式Y<0.2X。

    垂直型半导体装置
    7.
    发明公开

    公开(公告)号:CN1823421A

    公开(公告)日:2006-08-23

    申请号:CN200480020035.6

    申请日:2004-08-20

    CPC classification number: H01L29/7811 H01L29/0634 H01L29/7813

    Abstract: 一种具有超连接结构的垂直型MOSFET装置,其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看,该柱形区的终端设置在这样的位置上,以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此,防止了电场集中在面对柱形结构的窄边区的特定部分上,从而提高了垂直型MOSFET的击穿电压。

    具有开关元件和续流二极管的半导体装置及其控制方法

    公开(公告)号:CN104157648A

    公开(公告)日:2014-11-19

    申请号:CN201410381254.2

    申请日:2011-07-27

    Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括:漂移层;基区;基区表层部的元件侧第1杂质区域;元件侧栅极电极,配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中;第2杂质区域,与上述漂移层接触;元件侧第1电极,与元件侧第1杂质区域及上述基区电连接;元件侧第2电极,与上述第2杂质区域电连接。续流二极管包括:第1导电型层;第2导电型层;二极管侧第1电极,与上述第2导电型层连接;二极管侧第2电极,与上述第1导电型层连接;二极管侧第1杂质区域,配置在上述第2导电型层的表层部;二极管侧栅极电极,具有提供过剩载流子注入抑制栅极的第1栅极电极。

    垂直型半导体装置
    10.
    发明授权

    公开(公告)号:CN1823421B

    公开(公告)日:2010-04-28

    申请号:CN200480020035.6

    申请日:2004-08-20

    CPC classification number: H01L29/7811 H01L29/0634 H01L29/7813

    Abstract: 一种具有超连接结构的垂直型MOSFET装置,其中N型柱形区和P型柱形区交替排列。从有源区的终端与柱形区的终端之间的距离方面看,该柱形区的终端设置在这样的位置上,以使得其与有源区终端分离的距离可由相应于柱形区的深度的距离减去N型柱形区的宽度的一半获得。因此,防止了电场集中在面对柱形结构的窄边区的特定部分上,从而提高了垂直型MOSFET的击穿电压。

Patent Agency Ranking