-
公开(公告)号：CN100565801C
公开(公告)日：2009-12-02
申请号：CN200510060074.5
申请日：2005-03-31
Applicant: 株式会社电装 , 三菱住友硅晶株式会社
CPC classification number: H01L29/0634
Abstract: 一种半导体器件的制造方法包括以下步骤：在半导体衬底(1、30、60)中形成沟槽(4、31、61)；并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78)，从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件：将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。
-
公开(公告)号：CN1691284A
公开(公告)日：2005-11-02
申请号：CN200510060074.5
申请日：2005-03-31
Applicant: 株式会社电装 , 三菱住友硅晶株式会社
CPC classification number: H01L29/0634
Abstract: 一种半导体器件的制造方法包括以下步骤：在半导体衬底(1、30、60)中形成沟槽(4、31、61)；并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62－64、66－78)，从而将外延膜(5、32、62－64、66－78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62－64、66－78)的步骤包括在用外延膜(5、32、62－64、66－78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件：将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。
-
公开(公告)号：CN1282764C
公开(公告)日：2006-11-01
申请号：CN200310102823.7
申请日：2000-08-31
Applicant: 三菱住友硅晶株式会社 , 日本酸素株式会社
IPC: C23C16/00
CPC classification number: C23C16/4408 , C23C16/4401 , C23C16/52
Abstract: 为了能高效率地进行保养后的净化处理，同时能可靠地知道净化处理的结束，缩短净化处理所需要的时间，进行CVD装置的恢复，在保养后的加热流通净化处理时，把混合了热传导系数高的气体和惰性气体的气体作为净化气体来使用。在半导体膜形成前的净化处理中，多次重复进行抽真空和惰性气体的导入。此外，为了判断在反应室内进行腐蚀性气体处理的半导体制造装置的适当保养时期，按照重复进行腐蚀性气体处理时的水分浓度的变化来决定所述腐蚀性气体的保养时期。
-
公开(公告)号：CN1497061A
公开(公告)日：2004-05-19
申请号：CN200310102823.7
申请日：2000-08-31
Applicant: 三菱住友硅晶株式会社 , 日本酸素株式会社
IPC: C23C16/00
CPC classification number: C23C16/4408 , C23C16/4401 , C23C16/52
Abstract: 为了能高效率地进行保养后的净化处理，同时能可靠地知道净化处理的结束，缩短净化处理所需要的时间，进行CVD装置的恢复，在保养后的加热流通净化处理时，把混合了热传导系数高的气体和惰性气体的气体作为净化气体来使用。在半导体膜形成前的净化处理中，多次重复进行抽真空和惰性气体的导入。此外，为了判断在反应室内进行腐蚀性气体处理的半导体制造装置的适当保养时期，按照重复进行腐蚀性气体处理时的水分浓度的变化来决定所述腐蚀性气体的保养时期。
-
公开(公告)号：CN101345196A
公开(公告)日：2009-01-14
申请号：CN200810129892.X
申请日：2006-09-29
IPC: H01L21/336 , H01L21/205
Abstract: 用于制造半导体器件的方法包括步骤：在硅衬底(1)的主表面上形成沟槽(4)；在主表面上和沟槽(4)中形成第一外延膜(20)；以及在第一外延膜(20)上形成第二外延膜(21)。形成第一外延膜(20)的步骤具有第一外延膜(20)的第一生长速度的第一工艺条件。形成第二外延膜(21)的步骤具有第二外延膜(21)的第二生长速度的第二工艺条件。第二生长速度比第一生长速度大。
-
Patent Agency Ranking
公开(公告)号：CN101278377A
公开(公告)日：2008-10-01
申请号：CN200680036884.X
申请日：2006-10-05
IPC: H01L21/027 , G03F7/20 , H01L21/205 , H01L29/06 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/02381 , H01L21/0243 , H01L21/0245 , H01L21/02532 , H01L21/0262 , H01L21/02658 , H01L29/0634 , H01L29/66712 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种使外延膜平坦化并形成杂质扩散层之后形成也能够在定位中使用的定位标记的半导体衬底。在N+型衬底(1)的定位区域形成沟槽(11)，利用该沟槽(11)形成N－型层(2)之后，残留空隙(3)。能够利用该N+型衬底(1)中所形成的空隙作为定位标记。因此，使用这样的半导体衬底，能够在之后的半导体装置的制造步骤中取得定位，能够在所希望的位置上准确地形成构成半导体装置的各要素。
-
公开(公告)号：CN101345196B
公开(公告)日：2011-04-13
申请号：CN200810129892.X
申请日：2006-09-29
IPC: H01L21/336 , H01L21/205
Abstract: 用于制造半导体器件的方法包括步骤：在硅衬底(1)的主表面上形成沟槽(4)；在主表面上和沟槽(4)中形成第一外延膜(20)；以及在第一外延膜(20)上形成第二外延膜(21)。形成第一外延膜(20)的步骤具有第一外延膜(20)的第一生长速度的第一工艺条件。形成第二外延膜(21)的步骤具有第二外延膜(21)的第二生长速度的第二工艺条件。第二生长速度比第一生长速度大。
-
公开(公告)号：CN100555573C
公开(公告)日：2009-10-28
申请号：CN200610137580.4
申请日：2006-09-29
IPC: H01L21/205
CPC classification number: C30B25/165 , H01L21/02381 , H01L21/0243 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L29/0634
Abstract: 在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底(13)的表面上生长外延层(11)的步骤，在该外延层(11)中形成沟渠(14)的步骤，和用外延膜(12)填充沟渠(14)的内部的步骤，其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体，当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时，在当沟渠的纵横比小于10的情况下，满足表达式Y＜0.2X+0.10，在沟渠的纵横比在10和小于20之间的情况下，满足表达式Y＜0.2X+0.05，在沟渠的纵横比是20或者更大的情况下，满足表达式Y＜0.2X。
-
公开(公告)号：CN1971851A
公开(公告)日：2007-05-30
申请号：CN200610168911.0
申请日：2006-09-29
CPC classification number: H01L29/66712 , H01L21/02381 , H01L21/02433 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/02639 , H01L21/823487 , H01L29/0615 , H01L29/0634 , H01L29/1095 , H01L29/7811 , H01L29/7813
Abstract: 一种用于制造半导体器件的方法包括如下步骤：在硅衬底(1、40)上形成第一外延膜(2、41)；在第一外延膜(2、41)中形成沟槽(4、43)；并且在第一外延膜(2、41)上和在沟槽(4、43)中形成第二外延膜(23、44、45)。形成第二外延膜(23、44、45)的步骤包括最后的步骤，其中使用硅源气体和卤化物气体的混合气体。硅衬底(1、40)具有被定义为α的砷浓度，第二外延膜(23、44、45)具有被定义为β的杂质浓度。砷浓度和杂质浓度具有如下关系：α≤3×1019×ln(β)－1×1021。
-
公开(公告)号：CN101278377B
公开(公告)日：2012-12-19
申请号：CN200680036884.X
申请日：2006-10-05
IPC: H01L21/027 , G03F7/20 , H01L21/205 , H01L29/06 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/02381 , H01L21/0243 , H01L21/0245 , H01L21/02532 , H01L21/0262 , H01L21/02658 , H01L29/0634 , H01L29/66712 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种使外延膜平坦化并形成杂质扩散层之后形成也能够在定位中使用的定位标记的半导体衬底。在N+型衬底(1)的定位区域形成沟槽(11)，利用该沟槽(11)形成N-型层(2)之后，残留空隙(3)。能够利用该N+型衬底(1)中所形成的空隙作为定位标记。因此，使用这样的半导体衬底，能够在之后的半导体装置的制造步骤中取得定位，能够在所希望的位置上准确地形成构成半导体装置的各要素。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.034 seconds)
