公开(公告)号：CN102456552A

公开(公告)日：2012-05-16

申请号：CN201110308492.7

申请日：2011-10-12

Applicant: 株式会社半导体能源研究所 ,  夏普株式会社

Inventor： 小松立 ,  神保安弘 ,  宫入秀和 ,  山元良高

IPC: H01L21/205 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/28008 ,  H01L29/04 ,  H01L29/6675

Abstract: 本发明的目的是提供保持高膜密度的同时提高结晶性的微晶硅膜的制造方法。本发明的微晶硅膜的制造方法包括如下步骤：在第一条件下在绝缘膜上形成具有混合相微粒的微晶硅膜，在其上，在第二条件下形成第二微晶硅膜。第一条件和第二条件是如下条件：将包含硅的沉积气体和包含氢的气体用作第一原料气体和第二原料气体。作为第一条件的第一原料气体的供给，交替进行第一气体的供给以及第二气体的供给。

公开(公告)号：CN102751194B

公开(公告)日：2016-03-30

申请号：CN201210116863.6

申请日：2012-04-19

Applicant: 株式会社半导体能源研究所 ,  夏普株式会社

Inventor： 安部宽太 ,  宫入秀和 ,  田中哲弘 ,  家永隆史 ,  山元良高

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/04 ,  H01L21/28008 ,  H01L29/66765 ,  H01L29/786 ,  H01L29/78648 ,  H01L29/78678 ,  H01L29/78696

Abstract: 本发明提供一种半导体装置的制造方法，通过对含氮的栅极绝缘膜进行等离子体氧化处理，可以抑制薄膜晶体管特性的降低。本发明的一个方式是一种半导体装置的制造方法，其为具备薄膜晶体管的半导体装置的制造方法，该薄膜晶体管具有栅电极(103)、含氮的栅极绝缘膜(105)及由微晶半导体膜(107)、(109)形成的沟道区，其特征在于，进行使所述栅极绝缘膜暴露于具有含有氧原子的氧化气体和氢的氧化气体气氛的等离子体中的等离子体处理，在所述栅极绝缘膜上形成所述微晶半导体膜，使所述氧化气体气氛中的所述氢的量为a，使所述氧化气体的量为b时，满足下述式(1)、(2)。a/b≥2 …(1)b＞0 …(2)。

公开(公告)号：CN102751194A

公开(公告)日：2012-10-24

申请号：CN201210116863.6

申请日：2012-04-19

Applicant: 株式会社半导体能源研究所 ,  夏普株式会社

Inventor： 安部宽太 ,  宫入秀和 ,  田中哲弘 ,  家永隆史 ,  山元良高

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/04 ,  H01L21/28008 ,  H01L29/66765 ,  H01L29/786 ,  H01L29/78648 ,  H01L29/78678 ,  H01L29/78696

Abstract: 本发明提供一种半导体装置的制造方法，通过对含氮的栅极绝缘膜进行等离子体氧化处理，可以抑制薄膜晶体管特性的降低。本发明的一个方式是一种半导体装置的制造方法，其为具备薄膜晶体管的半导体装置的制造方法，该薄膜晶体管具有栅电极(103)、含氮的栅极绝缘膜(105)及由微晶半导体膜(107)、(109)形成的沟道区，其特征在于，进行使所述栅极绝缘膜暴露于具有含有氧原子的氧化气体和氢的氧化气体气氛的等离子体中的等离子体处理，在所述栅极绝缘膜上形成所述微晶半导体膜，使所述氧化气体气氛中的所述氢的量为a，使所述氧化气体的量为b时，满足下述式(1)、(2)。a/b≥2…(1)b＞0…(2)。

公开(公告)号：CN117941078A

公开(公告)日：2024-04-26

申请号：CN202280059623.9

申请日：2022-09-02

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  中岛基

IPC: H01L29/786 ,  H10B12/00

Abstract: 提供一种能够实现微型化或高集成化的半导体装置。该半导体装置包括第一导电体、第一导电体上的金属氧化物、金属氧化物上的第二导电体、第一绝缘体、第一绝缘体上的第二绝缘体以及第二绝缘体上的第三导电体。第一导电体具有与金属氧化物重叠的区域。金属氧化物具有第一开口。第二导电体具有第二开口。第一开口与第二开口重叠。第一绝缘体配置在第一开口及第二开口的内侧。第二绝缘体配置在第一绝缘体的凹部中。第三导电体配置在第二绝缘体的凹部中。

公开(公告)号：CN117678345A

公开(公告)日：2024-03-08

申请号：CN202280049793.9

申请日：2022-07-08

Applicant: 株式会社半导体能源研究所

Inventor： 小林英智 ,  冈本佑树 ,  斋藤利彦 ,  大贯达也 ,  宫入秀和 ,  田头龙 ,  山胁佳寿子 ,  远藤正己

IPC: H10K59/12 ,  H10K59/121 ,  H01L29/786 ,  G09G3/3233

Abstract: 提供一种制造成品率高的半导体装置。一种包括多个子像素的半导体装置。子像素包括第一晶体管、第二晶体管、第一电容元件至第三电容元件、第一绝缘层及布线。第一电容元件至第三电容元件分别包括第一导电层、第二导电层及第一导电层与第二导电层夹持的第二绝缘层。第一绝缘层设置在第一晶体管及第二晶体管上。第一电容元件至第三电容元件的第一导电层及布线都设置在第一绝缘层上。在俯视时，相对于子像素的面积的第一电容元件至第三电容元件的第一导电层及布线的总面积的比率为百分之15以上。第二电容元件的第一导电层的面积及第三电容元件的第一导电层的面积都为第一电容元件的第一导电层的面积的2倍以上。

公开(公告)号：CN117480862A

公开(公告)日：2024-01-30

申请号：CN202280042416.2

申请日：2022-06-20

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  浅见良信 ,  藤江贵博 ,  田头龙

IPC: H05B33/22

Abstract: 提供一种显示品质高的显示装置。显示装置包括第一像素、与第一像素相邻地配置的第二像素、第一绝缘层以及第一绝缘层上的第二绝缘层，第一像素包括第一像素电极、覆盖第一像素电极的第一EL层、第一EL层上的第三绝缘层以及第一EL层及第三绝缘层上的公共电极，第二像素包括第二像素电极、覆盖第二像素电极的第二EL层、第二EL层上的第四绝缘层以及第二EL层及第四绝缘层上的公共电极，第二绝缘层的一部分与第一像素电极重叠，第二绝缘层的另外一部分与第二像素电极重叠，第二绝缘层在从显示装置的截面看时在侧面具有锥形形状且在顶面具有凸曲面形状。

公开(公告)号：CN104078512B

公开(公告)日：2018-07-17

申请号：CN201410308769.X

申请日：2009-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  长多刚 ,  秋元健吾 ,  山崎舜平

IPC: H01L29/786 ,  H01L29/423 ,  H01L21/34 ,  H01L27/12

CPC classification number: H01L29/78648 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/42384 ,  H01L29/78645 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明涉及半导体器件及其制造方法。随着显示器件具有较高的清晰度，像素、栅极线和信号线的数量都增加。当栅极线和信号线的数量增加时，存在难以通过结合等安装包括驱动栅极线和信号线的驱动电路的IC芯片，从而使制造成本增大的问题。将像素部分和驱动像素部分的驱动电路设置在相同衬底上，使驱动电路的至少一部分包括使用插在设置在氧化物半导体上方和下方的栅电极之间的氧化物半导体的薄膜晶体管。将像素部分和驱动电路设置在相同衬底上，从而可以降低制造成本。

公开(公告)号：CN103730515B

公开(公告)日：2016-08-17

申请号：CN201410045877.2

申请日：2010-02-15

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  渡部刚吉 ,  岛津贵志

IPC: H01L29/786

CPC classification number: H01L29/78669 ,  H01L27/1288 ,  H01L29/78678 ,  H01L29/78696 ,  H01L51/52

Abstract: 本发明涉及一种半导体器件，包括：基板上的栅电极；所述栅电极上的栅绝缘层；所述栅绝缘层上的半导体层；所述半导体层上的第一杂质半导体层和第二杂质半导体层；所述第一杂质半导体层和所述第二杂质半导体层上的绝缘层；所述绝缘层上的像素电极，该像素电极通过所述绝缘层的开口电连接至所述第一杂质半导体层；以及所述像素电极上的液晶元件，其中，所述半导体层中的氮浓度从所述栅绝缘层一侧向所述第一杂质半导体层和所述第二杂质半导体层增加以达到最大值，并随后减小。

公开(公告)号：CN102544109B

公开(公告)日：2016-06-29

申请号：CN201210024542.3

申请日：2009-07-30

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/46 ,  H01L27/1225 ,  H01L29/7869

Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高地制造该半导体装置的方法。本发明的要旨在于：包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。

公开(公告)号：CN101640221B

公开(公告)日：2015-10-14

申请号：CN200910161721.X

申请日：2009-07-31

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  宫永昭治 ,  秋元健吾 ,  白石康次郎

IPC: H01L29/786 ,  H01L29/06 ,  H01L29/36 ,  H01L27/02 ,  H01L21/34 ,  G02F1/1368

CPC classification number: H01L29/78618 ,  G02F1/133345 ,  G02F1/133528 ,  G02F1/134336 ,  G02F1/13439 ,  G02F1/136286 ,  G02F1/1368 ,  G02F1/167 ,  G02F2201/123 ,  G09G3/3674 ,  G09G2310/0286 ,  H01L27/1225 ,  H01L27/3262 ,  H01L29/247 ,  H01L29/66969 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78693 ,  H01L29/78696

Abstract: 一种半导体装置，其中使用含有In、Ga及Zn的氧化物半导体膜作为半导体层，并且在半导体层与源电极层和漏电极层之间包括设置有缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置载流子浓度比半导体层高的缓冲层，来形成欧姆接触。